En informática , un controlador de interrupciones programable ( PIC ) es un circuito integrado que ayuda a un microprocesador (o CPU ) a manejar solicitudes de interrupción (IRQ) que provienen de múltiples fuentes diferentes (como dispositivos de E/S externos) que pueden ocurrir simultáneamente. [1] Ayuda a priorizar las IRQ para que la CPU cambie la ejecución al controlador de interrupciones (ISR) más apropiado después de que el PIC evalúe las prioridades relativas de las IRQ. Los modos comunes de prioridad de interrupción incluyen prioridades duras, prioridades rotativas y prioridades en cascada. [ cita requerida ] Los PIC a menudo permiten mapear la entrada a las salidas de una manera configurable. En la arquitectura de PC, los PIC generalmente están integrados en un chip de puente sur cuya arquitectura interna está definida por los estándares del proveedor del chipset.
Los PIC suelen tener un conjunto común de registros: registro de solicitud de interrupción (IRR), registro en servicio (ISR) y registro de máscara de interrupción (IMR). El IRR especifica qué interrupciones están pendientes de reconocimiento y, por lo general, es un registro simbólico al que no se puede acceder directamente. El registro ISR especifica qué interrupciones han sido reconocidas, pero aún están esperando un fin de interrupción (EOI). El IMR especifica qué interrupciones se deben ignorar y no reconocer. Un esquema de registro simple como este permite que haya hasta dos solicitudes de interrupción distintas pendientes al mismo tiempo, una esperando reconocimiento y otra esperando EOI.
Hay una serie de esquemas de prioridad comunes en los PIC, incluidas prioridades estrictas, prioridades específicas y prioridades rotativas.
Las interrupciones pueden activarse por flanco o por nivel .
Existen varias formas comunes de reconocer que una interrupción se ha completado cuando se emite una EOI. Estas incluyen especificar qué interrupción se completó, usar una interrupción implícita que se haya completado (generalmente la prioridad más alta pendiente en la ISR) y tratar el reconocimiento de la interrupción como la EOI.
Uno de los PIC más conocidos, el 8259A , se incluyó en los PC x86 . En la actualidad, no se incluye como un chip independiente en un PC x86, sino como parte del chipset del puente sur de la placa base . [2] En otros casos, se ha reemplazado por los nuevos controladores de interrupciones programables avanzados , que admiten más salidas de interrupción y esquemas de prioridad más flexibles.
Puede encontrar más información sobre Intel APIC en el Manual del desarrollador de software de arquitectura Intel IA-32, Volumen 3A: Guía de programación del sistema, Parte 1, Capítulo 10 , disponible gratuitamente en el sitio web de Intel .
{{cite journal}}: Requiere citar revista |journal=( ayuda )