En telecomunicaciones , un código de línea sin retorno a cero ( NRZ ) es un código binario en el que los unos están representados por una condición significativa , generalmente un voltaje positivo, mientras que los ceros están representados por alguna otra condición significativa, generalmente un voltaje negativo, sin otra condición neutra o de reposo.
Para una tasa de señalización de datos dada , es decir, una tasa de bits , el código NRZ requiere solo la mitad del ancho de banda de banda base requerido por el código Manchester (el ancho de banda de banda de paso es el mismo). Los pulsos en NRZ tienen más energía que un código de retorno a cero (RZ), que también tiene un estado de reposo adicional además de las condiciones para unos y ceros.
Cuando se utiliza para representar datos en un esquema de comunicación asincrónica , la ausencia de un estado neutral requiere otros mecanismos para la sincronización de bits cuando no se dispone de una señal de reloj independiente. Dado que NRZ no es inherentemente una señal de reloj automático , se debe utilizar alguna técnica de sincronización adicional para evitar deslizamientos de bits ; ejemplos de dichas técnicas son una restricción de longitud de ejecución limitada y una señal de sincronización paralela.
NRZ puede hacer referencia a cualquiera de los siguientes códigos de línea del serializador :
El código NRZ también se puede clasificar como polar o no polar , donde polar se refiere a una asignación de voltajes de +V y −V, y no polar se refiere a una asignación de voltaje de +V y 0, para los valores binarios correspondientes de 0 y 1.
El "uno" se representa por una polarización de CC en la línea de transmisión (convencionalmente positiva), mientras que el "cero" se representa por la ausencia de polarización: la línea a 0 voltios o conectada a tierra. Por esta razón, también se conoce como "activación y desactivación de la modulación". En el lenguaje del reloj, un "uno" pasa a un nivel con polarización o permanece en él en el borde de reloj posterior del bit anterior, mientras que el "cero" pasa a un nivel sin polarización o permanece en él en el borde de reloj posterior del bit anterior. Entre las desventajas de la NRZ unipolar está que permite series largas sin cambios, lo que dificulta la sincronización, aunque esto no es exclusivo del caso unipolar. Una solución es no enviar bytes sin transiciones. Más críticos, y exclusivos de la NRZ unipolar, son los problemas relacionados con la presencia de un nivel de CC transmitido: el espectro de potencia de la señal transmitida no se acerca a cero en la frecuencia cero. Esto genera dos problemas importantes: primero, la potencia de CC transmitida genera mayores pérdidas de potencia que otras codificaciones y, segundo, la presencia de un componente de señal de CC requiere que la línea de transmisión esté acoplada a CC.
"Uno" se representa mediante un nivel físico (normalmente un voltaje positivo), mientras que "cero" se representa mediante otro nivel (normalmente un voltaje negativo). En el lenguaje del reloj, en el nivel NRZ bipolar el voltaje "oscila" de positivo a negativo en el borde posterior del ciclo de reloj de bit anterior.
Un ejemplo de esto es RS-232 , donde "uno" es −12 V a −5 V y "cero" es +5 V a +12 V.
"Uno" se representa sin cambios en el nivel físico, mientras que "cero" se representa con un cambio en el nivel físico. En el lenguaje del reloj, el nivel cambia en el flanco de reloj final del bit anterior para representar un "cero".
Este "cambio en cero" lo utilizan el control de enlace de datos de alto nivel y USB . Ambos evitan largos períodos sin transiciones (incluso cuando los datos contienen secuencias largas de bits 1) mediante la inserción de bits cero . Los transmisores HDLC insertan un bit 0 después de 5 bits 1 contiguos (excepto cuando transmiten el delimitador de trama "01111110"). Los transmisores USB insertan un bit 0 después de 6 bits 1 consecutivos. El receptor en el extremo lejano utiliza cada transición (tanto de los bits 0 en los datos como de estos bits 0 adicionales que no son datos) para mantener la sincronización del reloj. De lo contrario, el receptor ignora estos bits 0 que no son datos.
El código NRZI sin retorno a cero invertido ( también conocido como código IBM sin retorno a cero , [1] código de inhibición , [2] o código IBM [2] ) fue ideado por Bryon E. Phelps ( IBM ) en 1956. [2] [3] Es un método para mapear una señal binaria a una señal física para su transmisión a través de algún medio de transmisión. La señal NRZI de dos niveles distingue los bits de datos por la presencia o ausencia de una transición en un límite de reloj. La señal codificada NRZI se puede decodificar de manera inequívoca después de pasar por una ruta de datos que no preserva la polaridad.
El valor de bit que corresponde a una transición varía en la práctica, pero la codificación NRZI se aplica por igual a ambos. El almacenamiento magnético generalmente utiliza la convención de marca sin retorno a cero NRZ- M : un 1 lógico se codifica como una transición y un 0 lógico se codifica como ninguna transición. Los protocolos HDLC y Universal Serial Bus utilizan la convención de espacio sin retorno a cero NRZ-S opuesta : un 0 lógico es una transición y un 1 lógico no es ninguna transición. Ninguna codificación NRZI garantiza que el flujo de bits codificado tenga transiciones.
Un receptor asincrónico utiliza un reloj de bits independiente que está sincronizado en fase mediante la detección de transiciones de bits. Cuando un receptor asincrónico decodifica un bloque de bits sin una transición más larga que el período de la diferencia entre la frecuencia de los relojes de bits de transmisión y recepción, el reloj de bits del decodificador es 1 bit anterior al del codificador, lo que da como resultado la inserción de un bit duplicado en el flujo de datos decodificados, o el reloj de bits del decodificador es 1 bit posterior al del codificador, lo que da como resultado la eliminación de un bit duplicado del flujo de datos decodificados. Ambos fenómenos se denominan "desplazamiento de bits", lo que indica que la fase del reloj de bits se ha desfasado un período de bit.
Forzar transiciones a intervalos más cortos que el período de diferencia de reloj de bits permite utilizar un receptor asincrónico para flujos de bits NRZI. Las transiciones adicionales consumen necesariamente parte de la capacidad de velocidad del canal de datos. Consumir no más de la capacidad del canal de lo necesario para mantener la sincronización del reloj de bits sin aumentar los costos relacionados con la complejidad es un problema con muchas soluciones posibles.
Las codificaciones de longitud de ejecución limitada (RLL) se han utilizado para dispositivos de almacenamiento en cinta y disco magnético mediante códigos RLL de velocidad fija que aumentan la velocidad de datos del canal en una fracción conocida de la velocidad de datos de información. HDLC y USB utilizan relleno de bits : insertan un bit 0 adicional antes de la codificación NRZ-S para forzar una transición en la secuencia de datos codificados después de 5 (HLDC) o 6 (USB) bits 1 consecutivos. El relleno de bits consume capacidad del canal solo cuando es necesario, pero da como resultado una velocidad de datos de información variable.
La NRZI sincronizada ( SNRZI ) y la grabación codificada por grupos ( GCR ) son formas modificadas de NRZI. [4] En SNRZI-M, cada grupo de 8 bits se extiende a 9 bits mediante un 1 para insertar una transición para la sincronización. [4]
El retorno a cero describe un código de línea utilizado en telecomunicaciones en el que la señal cae (regresa) a cero entre cada pulso . Esto ocurre incluso si se producen varios 0 o 1 consecutivos en la señal. La señal tiene sincronización automática . Esto significa que no es necesario enviar un reloj independiente junto con la señal, pero se utiliza el doble de ancho de banda para lograr la misma velocidad de datos en comparación con el formato sin retorno a cero.
El cero entre cada bit es una condición neutra o de reposo, como una amplitud cero en modulación de amplitud de pulso (PAM), un desplazamiento de fase cero en modulación por desplazamiento de fase (PSK) o una frecuencia media en modulación por desplazamiento de frecuencia (FSK). Esa condición cero está típicamente a medio camino entre la condición significativa que representa un bit 1 y la otra condición significativa que representa un bit 0.
Aunque el retorno a cero contiene una disposición para sincronización, aún puede tener un componente DC que resulte en un desplazamiento de la línea base durante largas cadenas de bits 0 o 1, al igual que el código de línea sin retorno a cero.
{{citation}}: CS1 maint: multiple names: authors list (link)https://onlinelibrary.wiley.com/doi/full/10.1002/jnm.1905
Este artículo incorpora material de dominio público de la Norma Federal 1037C. Administración de Servicios Generales . Archivado desde el original el 22 de enero de 2022. (en apoyo de MIL-STD-188 ).