Los microprocesadores IBM Power (originalmente POWER antes de Power10) están diseñados y vendidos por IBM para servidores y supercomputadoras . [1] El nombre "POWER" se presentó originalmente como un acrónimo de "Optimización del rendimiento con RISC mejorado". La línea de microprocesadores Power se ha utilizado en las líneas de servidores y supercomputadoras RS/6000 , AS/400 , pSeries , iSeries, System p, System i y Power Systems de IBM. También se han utilizado en dispositivos de almacenamiento de datos y estaciones de trabajo de IBM y otros fabricantes de servidores como Bull e Hitachi .
La familia Power se desarrolló originalmente a fines de la década de 1980 y sigue en desarrollo activo. Al principio, implementaron la arquitectura del conjunto de instrucciones (ISA) POWER, que evolucionó a PowerPC y luego a Power ISA . En agosto de 2019, IBM anunció que abriría el código fuente de Power ISA. [2] Como parte de la medida, también se anunció que la administración de la OpenPOWER Foundation ahora estará a cargo de Linux Foundation .
En 1974, IBM inició un proyecto para construir una computadora de conmutación telefónica que requería, para la época, una inmensa potencia computacional. Dado que la aplicación era comparativamente simple, esta máquina solo necesitaría realizar operaciones de E/S , bifurcaciones , sumar registro-registro , mover datos entre registros y memoria , y no necesitaría instrucciones especiales para realizar operaciones aritméticas pesadas. Esta filosofía de diseño simple, por la cual cada paso de una operación compleja se especifica explícitamente mediante una instrucción de máquina, y se requiere que todas las instrucciones se completen en el mismo tiempo constante, más tarde se conocería como RISC . Cuando se canceló el proyecto de conmutación telefónica, IBM conservó el diseño para el procesador de propósito general y lo denominó 801 en honor al edificio #801 en el Centro de Investigación Thomas J. Watson .
En 1982, IBM continuó explorando los límites superescalares del diseño 801 mediante el uso de múltiples unidades de ejecución para mejorar el rendimiento y determinar si una máquina RISC podía mantener múltiples instrucciones por ciclo. Se realizaron muchos cambios en el diseño 801 para permitir múltiples unidades de ejecución y el procesador Cheetah tiene unidades separadas para predicción de bifurcaciones , ejecución en punto fijo y en punto flotante . En 1984, se eligió CMOS porque permite una mejor integración de circuitos y un mejor rendimiento de la lógica de transistores.
En 1985, en el Centro de Investigación Thomas J. Watson de IBM se inició la investigación sobre una arquitectura RISC de segunda generación, que dio origen a la "arquitectura AMERICA". En 1986, IBM Austin comenzó a desarrollar los ordenadores de la serie RS/6000 basados en esa arquitectura, que se convertirían en los primeros procesadores POWER que utilizarían el primer POWER ISA.
Los primeros ordenadores IBM que incorporaron el POWER ISA fueron los de la serie RISC System/6000 o RS/6000. Se lanzaron al mercado en febrero de 1990. Estos ordenadores RS/6000 se dividían en dos clases: estaciones de trabajo POWERstation y servidores POWERserver. La primera CPU RS/6000 tiene dos configuraciones, llamadas "RIOS-1" y "RIOS.9" (o más comúnmente la CPU POWER1). Una configuración RIOS-1 tiene un total de 10 chips discretos: un chip de caché de instrucciones, un chip de punto fijo, un chip de punto flotante, 4 chips de caché de datos L1 , un chip de control de almacenamiento, chips de entrada/salida y un chip de reloj. La configuración RIOS.9, de menor coste, tiene 8 chips discretos: un chip de caché de instrucciones, un chip de punto fijo, un chip de punto flotante, 2 chips de caché de datos, un chip de control de almacenamiento, un chip de entrada/salida y un chip de reloj.
El POWER1 es el primer microprocesador que utilizó el cambio de nombre de registros y la ejecución fuera de orden . En 1992 se fabricó una versión simplificada y menos potente del RIOS-1 de 10 chips para los RS/6000 de gama baja. Utiliza un solo chip y se denomina RISC Single Chip o RSC.
IBM inició el desarrollo del procesador POWER2 como sucesor del POWER1. Al añadir una segunda unidad de punto fijo, una segunda unidad de punto flotante potente y otras mejoras de rendimiento y nuevas instrucciones al diseño, el POWER2 ISA tenía un rendimiento líder cuando se anunció en noviembre de 1993. El POWER2 era un diseño de varios chips, pero IBM también hizo un diseño de un solo chip, llamado POWER2 Super Chip o P2SC, que se utilizó en servidores y supercomputadoras de alto rendimiento. En el momento de su introducción en 1996, el P2SC era el procesador más grande con el mayor número de transistores de la industria y era líder en operaciones de punto flotante.
En 1991, Apple buscó una alternativa futura a la plataforma de la serie 68000 de Motorola basada en CISC , y Motorola experimentó con una plataforma RISC propia, la 88000. IBM se unió a la discusión y los tres fundaron la alianza AIM para construir la PowerPC ISA, basada en gran medida en la POWER ISA, pero con añadidos tanto de Apple como de Motorola. Debía ser una arquitectura RISC completa de 32/64 bits , y abarcar desde microcontroladores integrados de gama muy baja hasta supercomputadoras y aplicaciones de servidor de gama muy alta .
Después de dos años de desarrollo, en 1993 se presentó el PowerPC ISA resultante. PowerPC, una versión modificada de la arquitectura RSC, agregó instrucciones de punto flotante de precisión simple e instrucciones generales de multiplicación y división de registro a registro, y eliminó algunas características de POWER. También agregó una versión de 64 bits del ISA y soporte para SMP .
En 1990, IBM quería fusionar las arquitecturas de servidores de gama baja y de gama media, la ISA RISC RS/6000 y la ISA CISC AS/400 en una ISA RISC común que pudiera albergar los sistemas operativos AIX y OS/400 de IBM . El equipo AS/400 consideró que las ISA POWER existentes y las futuras PowerPC no eran adecuadas, por lo que se desarrolló una extensión del conjunto de instrucciones PowerPC de 64 bits llamada PowerPC AS para Advances Series o Amazon Series . Más tarde, se incluyeron las incorporaciones del equipo RS/6000 y AIM Alliance PowerPC y, en 2001, con la introducción de POWER4, todas se unieron en una arquitectura de conjunto de instrucciones: PowerPC v.2.0.
El POWER3 comenzó como PowerPC 630, un sucesor del PowerPC 620 que no tuvo éxito comercial . Utiliza una combinación del POWER2 ISA y el conjunto PowerPC ISA de 32/64 bits con soporte para SMP e implementación de un solo chip. Se utilizó en gran medida en las computadoras RS/6000 de IBM, y la versión de segunda generación, el POWER3-II, es el primer procesador comercialmente disponible de IBM que utiliza interconexiones de cobre . El POWER3 es el último procesador en utilizar un conjunto de instrucciones POWER, y todos los modelos posteriores utilizan los conjuntos de instrucciones PowerPC.
El POWER4 fusionó el conjunto de instrucciones PowerPC de 32/64 bits y el conjunto de instrucciones PowerPC AS de 64 bits del proyecto Amazon con la nueva especificación PowerPC v.2.0, unificando las familias de computadoras RS/6000 y AS/400 de IBM. Además de la unificación de las diferentes plataformas, el POWER4 también fue diseñado para alcanzar frecuencias muy altas y tener grandes cachés L2 en el chip. Es el primer procesador multinúcleo disponible comercialmente y vino en versiones de un solo chip, así como en módulos multichip de cuatro chips. En 2002, IBM también hizo una versión de costo y características reducidas del POWER4 llamada PowerPC 970 por pedido de Apple.
Los procesadores POWER5 se basaron en el popular POWER4 e incorporaron multiprocesamiento simultáneo en el diseño, una tecnología que se utilizó por primera vez en el procesador RS64-III basado en PowerPC AS y controladores de memoria integrados . Fueron diseñados para el multiprocesamiento a gran escala y se comercializaron en módulos de varios chips con grandes chips de caché L3 integrados.
En 2004 se fundó una organización conjunta llamada Power.org con la misión de unificar y coordinar el desarrollo futuro de las especificaciones PowerPC. Para entonces, la especificación PowerPC estaba fragmentada, ya que Freescale (antes Motorola) e IBM habían tomado caminos diferentes en su respectivo desarrollo. Freescale había priorizado las aplicaciones integradas de 32 bits y los servidores y supercomputadoras de alta gama de IBM. También había una colección de licenciatarios de la especificación como AMCC , Synopsys , Sony , Microsoft , PA Semi , CRAY y Xilinx que necesitaban coordinación. El esfuerzo conjunto no solo tenía como objetivo agilizar el desarrollo de la tecnología, sino también agilizar el marketing.
La nueva arquitectura de conjunto de instrucciones se denominó Power ISA y fusionó el PowerPC v.2.02 del POWER5 con la especificación PowerPC Book E de Freescale, así como algunas tecnologías relacionadas como las extensiones Vector-Media conocidas bajo la marca AltiVec (también llamadas VMX por IBM) y la virtualización de hardware . Esta nueva ISA se denominó "Power ISA v.2.03" y POWER6 fue el primer procesador de gama alta de IBM en utilizarla. Las especificaciones POWER y PowerPC más antiguas no pasaron el corte y esos conjuntos de instrucciones quedaron obsoletos para siempre. Actualmente no hay ningún desarrollo activo en ningún tipo de procesador que utilice estos conjuntos de instrucciones más antiguos.
POWER6 fue el fruto del ambicioso proyecto eCLipz , que unió los conjuntos de instrucciones I (AS/400), P (RS/6000) y Z (Mainframe) bajo una plataforma común. I y P ya se habían unido con POWER4, pero el esfuerzo de eCLipz no logró incluir la arquitectura z basada en CISC y el procesador z10 se convirtió en el hermano eCLipz de POWER6. A partir de 2021 [update], IBM continúa desarrollando una línea separada de procesadores que implementan z/Architecture, siendo el último el IBM Telum . [3]
Gracias a eCLipz, el POWER6 tiene un diseño inusual, ya que apuntaba a frecuencias muy altas y sacrificaba la ejecución fuera de orden, algo que ha sido una característica de los procesadores POWER y PowerPC desde su creación. POWER6 también introdujo la unidad de punto flotante decimal en Power ISA, algo que comparte con z/Architecture.
Con POWER6, en 2008 IBM fusionó las antiguas familias de servidores y estaciones de trabajo System p y System i en una sola familia llamada Power Systems . Las máquinas Power Systems pueden ejecutar diferentes sistemas operativos como AIX, Linux e IBM i .
El diseño del multiprocesador simétrico POWER7 fue una evolución sustancial del diseño POWER6, centrándose más en la eficiencia energética a través de múltiples núcleos, subprocesamiento simultáneo (SMT), ejecución fuera de orden y grandes cachés L3 de eDRAM en chip. El chip de ocho núcleos podía ejecutar 32 subprocesos en paralelo y tenía un modo en el que podía deshabilitar núcleos para alcanzar frecuencias más altas para los que quedan. Utiliza una nueva unidad de punto flotante de alto rendimiento llamada VSX que fusiona la funcionalidad de la FPU tradicional con AltiVec. Incluso aunque el POWER7 funcione a frecuencias más bajas que el POWER6, cada núcleo POWER7 funciona más rápido que su contraparte POWER6.
POWER8 es un procesador de 4 GHz y 12 núcleos con 8 subprocesos de hardware por núcleo para un total de 96 subprocesos de ejecución paralela. Utiliza 96 MB de caché L3 eDRAM en el chip y 128 MB de caché L4 fuera del chip y un nuevo bus de extensión llamado CAPI que se ejecuta sobre PCIe, reemplazando al antiguo bus GX . El bus CAPI se puede utilizar para conectar chips aceleradores dedicados fuera del chip, como GPU , ASIC y FPGA . IBM afirma que es dos o tres veces más rápido que su predecesor, el POWER7.
Se construyó por primera vez en un proceso de 22 nanómetros en 2014. [4] [5] [6] En diciembre de 2012, IBM comenzó a enviar parches a la versión 3.8 del kernel de Linux , para soportar nuevas características de POWER8, incluidas las instrucciones VSX-2. [7]
IBM dedicó mucho tiempo al diseño del procesador POWER9 según William Starke, un arquitecto de sistemas para el procesador POWER8. [8] El POWER9 es el primero en incorporar elementos de la versión 3.0 de Power ISA que se lanzó en diciembre de 2015, incluidas las instrucciones VSX-3, y también incorpora soporte para la tecnología de bus NVLink de Nvidia . [9] [10]
El Departamento de Energía de los Estados Unidos, junto con el Laboratorio Nacional de Oak Ridge y el Laboratorio Nacional Lawrence Livermore, contrataron a IBM y Nvidia para construir dos supercomputadoras, Sierra y Summit, basadas en procesadores POWER9 acoplados a las GPU Volta de Nvidia . Sierra entró en funcionamiento en 2017 y Summit en 2018. [11] [12] [13]
POWER9, que se lanzó en 2017, se fabrica mediante un proceso FinFET de 14 nm y viene en cuatro versiones: dos versiones SMT4 de 24 núcleos destinadas a utilizar PowerNV para aplicaciones de escalado vertical y horizontal , y dos versiones SMT8 de 12 núcleos destinadas a utilizar PowerVM para aplicaciones de escalado vertical y horizontal. Es posible que haya más versiones en el futuro, ya que la arquitectura POWER9 está abierta a licencias y modificaciones por parte de los miembros de la OpenPOWER Foundation . [14]
Power10 es una CPU presentada en septiembre de 2021. Está construida con tecnología de 7 nm. [15] [16]