En los transistores de efecto de campo (FET), el modo de agotamiento y el modo de mejora son dos tipos principales de transistores, que corresponden a si el transistor está en un estado encendido o apagado con un voltaje de compuerta-fuente cero.
Los transistores de efecto de campo de semiconductores de óxido metálico (MOSFET) en modo de mejora son los elementos de conmutación más comunes en la mayoría de los circuitos integrados. Estos dispositivos se desactivan cuando el voltaje de compuerta-fuente es cero. Los transistores de efecto de campo de semiconductores de óxido metálico (NMOS) se pueden activar elevando el voltaje de compuerta por encima del voltaje de fuente, y los transistores de efecto de campo de semiconductores de óxido metálico (PMOS) se pueden activar elevando el voltaje de compuerta por debajo del voltaje de fuente. En la mayoría de los circuitos, esto significa que al elevar el voltaje de compuerta de un MOSFET en modo de mejora hacia su voltaje de drenaje, se activa.
En un MOSFET de modo de agotamiento, el dispositivo normalmente está encendido con un voltaje de compuerta-fuente cero. Dichos dispositivos se utilizan como "resistencias" de carga en circuitos lógicos (en la lógica NMOS de agotamiento-carga, por ejemplo). Para los dispositivos de agotamiento-carga de tipo N, el voltaje umbral podría ser de aproximadamente -3 V, por lo que podría apagarse tirando de la compuerta 3 V hacia el lado negativo (el drenador, en comparación, es más positivo que la fuente en NMOS). En PMOS, las polaridades están invertidas.
El modo se puede determinar por el signo del voltaje umbral (voltaje de compuerta relativo al voltaje de fuente en el punto donde se forma una capa de inversión en el canal): para un FET de tipo N, los dispositivos de modo de mejora tienen umbrales positivos y los dispositivos de modo de agotamiento tienen umbrales negativos; para un FET de tipo P, los dispositivos de modo de mejora tienen umbrales negativos y los dispositivos de modo de agotamiento tienen umbrales positivos.
Los transistores de efecto de campo de unión ( JFET ) son de modo de agotamiento, ya que la unión de la compuerta se polarizaría directamente si la compuerta se llevara más de un poco del voltaje de la fuente al de drenaje. Estos dispositivos se utilizan en chips de arseniuro de galio y germanio , donde es difícil fabricar un aislante de óxido.
Algunas fuentes dicen "tipo de agotamiento" y "tipo de mejora" para los tipos de dispositivos descritos en este artículo como "modo de agotamiento" y "modo de mejora", y aplican los términos "modo" para determinar en qué dirección el voltaje de compuerta-fuente difiere de cero. [1] Mover el voltaje de compuerta hacia el voltaje de drenaje "mejora" la conducción en el canal, por lo que esto define el modo de operación de mejora, mientras que mover la compuerta lejos del drenaje agota el canal, por lo que esto define el modo de agotamiento.
La lógica NMOS de carga de agotamiento se refiere a la familia lógica que se volvió dominante en el VLSI de silicio en la segunda mitad de la década de 1970; el proceso admitía transistores tanto de modo de mejora como de modo de agotamiento, y los circuitos lógicos típicos usaban dispositivos de modo de mejora como interruptores pull-down y dispositivos de modo de agotamiento como cargas o pull-ups. Las familias lógicas incorporadas en procesos más antiguos que no admitían transistores de modo de agotamiento se denominaron retrospectivamente lógica de carga de mejora o lógica de carga saturada , ya que los transistores de modo de mejora generalmente se conectaban con la compuerta a la fuente de alimentación V DD y operaban en la región de saturación (a veces las compuertas están polarizadas a un voltaje V GG más alto y operan en la región lineal, para un mejor producto de retardo de potencia (PDP), pero las cargas ocupan más área). [2] Alternativamente, en lugar de compuertas lógicas estáticas, a veces se usaba lógica dinámica como la lógica de cuatro fases en procesos que no tenían transistores de modo de agotamiento disponibles.
Por ejemplo, el Intel 4004 de 1971 utilizó lógica PMOS de compuerta de silicio con carga de mejora , y el Zilog Z80 de 1976 utilizó NMOS de compuerta de silicio con carga de agotamiento.
Los dos tipos originales de puertas lógicas MOSFET, PMOS y NMOS, fueron desarrollados por Frosch y Derick en 1957 en Bell Labs. [3] En 1963, Steve R. Hofstein y Fred P. Heiman describieron los MOSFET en modo de agotamiento y de mejora en los Laboratorios RCA . [4] En 1966, T. P. Brody y H. E. Kunig de Westinghouse Electric fabricaron transistores de película delgada (TFT) MOS de arseniuro de indio (InAs) en modo de mejora y de agotamiento . [5] [6] En 2022, un equipo de la Universidad de California-Santa Bárbara informó sobre el primer transistor orgánico de modo dual que se comporta tanto en modo de agotamiento como en modo de mejora. [7]