Los circuitos adiabáticos son circuitos electrónicos de bajo consumo que utilizan " lógica reversible " para conservar energía. [1] El término " adiabático " se refiere a un proceso termodinámico ideal en el que no se intercambia calor ni masa con el entorno circundante, en alusión a la capacidad de los circuitos de reducir la pérdida de energía en forma de calor.
A diferencia de los circuitos CMOS tradicionales , que disipan energía durante la conmutación, los circuitos adiabáticos reducen la disipación siguiendo dos reglas clave:
Debido a la segunda ley de la termodinámica , no es posible convertir completamente la energía en trabajo útil. Sin embargo, el término "lógica adiabática" se utiliza para describir familias lógicas que podrían funcionar teóricamente sin pérdidas. El término "lógica cuasi-adiabática" se utiliza para describir la lógica que funciona con una potencia menor que la lógica CMOS estática, pero que aún tiene algunas pérdidas teóricas no adiabáticas. En ambos casos, la nomenclatura se utiliza para indicar que estos sistemas son capaces de funcionar con una disipación de potencia sustancialmente menor que los circuitos CMOS estáticos tradicionales.
"Adiabático" es un término de origen griego que ha pasado la mayor parte de su historia asociado con la termodinámica clásica . Se refiere a un sistema en el que se produce una transición sin que se pierda o se gane energía (normalmente en forma de calor) en el sistema. En el contexto de los sistemas electrónicos, en lugar de calor, se conserva la carga electrónica. Por tanto, un circuito adiabático ideal funcionaría sin pérdida ni ganancia de carga electrónica.
El primer uso del término "adiabático" en el contexto de los circuitos parece remontarse a un artículo presentado en 1992 en el Segundo Taller sobre Física y Computación. Aunque una sugerencia anterior sobre la posibilidad de recuperación de energía fue hecha por Charles H. Bennett , en relación con la energía utilizada para realizar cálculos, afirmó que "en principio, esta energía podría ahorrarse y reutilizarse".
Existen varios principios importantes que comparten todos estos sistemas adiabáticos de baja potencia. Entre ellos, se incluyen encender los interruptores solo cuando no hay diferencia de potencial entre ellos, apagar los interruptores solo cuando no fluye corriente a través de ellos y utilizar una fuente de alimentación que sea capaz de recuperar o reciclar energía en forma de carga eléctrica. Para lograr esto, en general, las fuentes de alimentación de los circuitos lógicos adiabáticos han utilizado carga de corriente constante (o una aproximación a ella), en contraste con los sistemas no adiabáticos más tradicionales que generalmente han utilizado carga de voltaje constante a partir de una fuente de alimentación de voltaje fijo.
Las fuentes de alimentación de los circuitos lógicos adiabáticos también han utilizado elementos de circuito capaces de almacenar energía. Esto se hace a menudo utilizando inductores, que almacenan la energía convirtiéndola en flujo magnético . Hay una serie de sinónimos que han sido utilizados por otros autores para referirse a los sistemas de tipo lógico adiabático, estos incluyen: "lógica de recuperación de carga", "lógica de reciclaje de carga", "lógica alimentada por reloj", "lógica de recuperación de energía" y "lógica de reciclaje de energía". Debido a los requisitos de reversibilidad para que un sistema sea completamente adiabático, la mayoría de estos sinónimos en realidad se refieren a, y pueden usarse indistintamente, para describir sistemas cuasi-adiabáticos. Estos términos son sucintos y se explican por sí solos, por lo que el único término que justifica una mayor explicación es "lógica alimentada por reloj". Esto se ha utilizado porque muchos circuitos adiabáticos utilizan una fuente de alimentación combinada y un reloj, o un "reloj de potencia". Se trata de una fuente de alimentación variable, generalmente multifásica, que controla el funcionamiento de la lógica al suministrarle energía y, posteriormente, recuperar energía de ella.
Debido a que los inductores de alta calidad no están disponibles en CMOS, los inductores deben estar fuera del chip, por lo que la conmutación adiabática con inductores se limita a diseños que utilizan solo unos pocos inductores. La carga escalonada cuasi-adiabática evita los inductores por completo al almacenar la energía recuperada en capacitores. [2] [3] La carga escalonada (SWC) puede utilizar capacitores en el chip. [4] : 26
La lógica asincrónica, introducida en 2004, [4] : 51 es un estilo de diseño de familia de lógica CMOS que utiliza carga interna por pasos que intenta combinar los beneficios de bajo consumo de las ideas aparentemente contradictorias de "lógica alimentada por reloj" (circuitos adiabáticos) y "circuitos sin relojes" ( circuitos asincrónicos ). [4] : 3 [5] [6]
Existen algunos enfoques clásicos para reducir la potencia dinámica, como reducir la tensión de alimentación, disminuir la capacitancia física y reducir la actividad de conmutación. Estas técnicas no son lo suficientemente adecuadas para satisfacer los requisitos de potencia actuales. Sin embargo, la mayoría de las investigaciones se han centrado en la creación de lógica adiabática, que es un diseño prometedor para aplicaciones de baja potencia.
La lógica adiabática funciona con el concepto de actividades de conmutación que reducen la potencia al devolver la energía almacenada a la fuente de alimentación. Por lo tanto, el término lógica adiabática se utiliza en circuitos VLSI de baja potencia que implementan lógica reversible. En este caso, los principales cambios de diseño se centran en el reloj de potencia, que desempeña un papel fundamental en el principio de funcionamiento. Cada fase del reloj de potencia permite al usuario cumplir las dos reglas de diseño principales para el diseño de circuitos adiabáticos.
Si se cumplen estas condiciones en relación con las entradas, en las cuatro fases del reloj de potencia, la fase de recuperación restaurará la energía al reloj de potencia, lo que dará como resultado un ahorro considerable de energía. Sin embargo, algunas complejidades en el diseño de la lógica adiabática se perpetúan. Dos de esas complejidades, por ejemplo, son la implementación de circuitos para fuentes de energía que varían en el tiempo y la implementación computacional mediante estructuras de circuitos de baja sobrecarga.
Los circuitos de recuperación de energía enfrentan dos grandes desafíos: primero, la lentitud en términos de los estándares actuales; segundo, requiere aproximadamente un 50 % más de área que el CMOS convencional [ cita requerida ] , y los diseños de circuitos simples se vuelven complicados.