La terminación en matriz ( ODT ) es una tecnología en la que la resistencia de terminación para la adaptación de impedancia en las líneas de transmisión se ubica dentro de un chip semiconductor en lugar de en una placa de circuito impreso (PCB).
En aplicaciones de frecuencias más bajas (velocidad de flanco lenta), las líneas de interconexión se pueden modelar como circuitos "agrupados". En este caso, no es necesario considerar el concepto de "terminación". En condiciones de baja frecuencia, se puede suponer que cada punto de un cable de interconexión tiene el mismo voltaje que todos los demás puntos en cualquier momento.
Sin embargo, si el retardo de propagación en un cable, traza de PCB, cable o conector es significativo (por ejemplo, si el retardo es mayor que 1/6 del tiempo de subida de la señal digital), el modelo de circuito "agrupado" ya no es válido y la interconexión debe analizarse como una línea de transmisión . En una línea de transmisión, la ruta de interconexión de la señal se modela como un circuito que contiene inductancia, capacitancia y resistencia distribuidas en toda su longitud.
Para que una línea de transmisión minimice la distorsión de la señal, la impedancia de cada punto de la línea de transmisión debe ser uniforme en toda su longitud. Si hay algún punto de la línea donde la impedancia no es uniforme por algún motivo (circuito abierto, discontinuidad de impedancia, material diferente), la señal se modifica por reflexión en el punto de cambio de impedancia, lo que produce distorsión, zumbido, etc.
Cuando la ruta de la señal presenta una discontinuidad de impedancia, es decir, una falta de coincidencia de impedancia, se coloca una impedancia de terminación con la cantidad equivalente de impedancia en el punto de discontinuidad de la línea. Esto se describe como "terminación". Por ejemplo, se pueden colocar resistencias en las placas base de las computadoras para terminar buses de alta velocidad. Existen varias formas de terminación según cómo se conecten las resistencias a la línea de transmisión. La terminación en paralelo y la terminación en serie son ejemplos de metodologías de terminación.
En lugar de tener la terminación resistiva necesaria ubicada en la placa base, la terminación se ubica dentro de los chips semiconductores, una técnica llamada terminación on-die (abreviada como ODT).
Aunque las resistencias de terminación en la placa base reducen algunas reflexiones en las líneas de señal, no pueden evitar las reflexiones resultantes de las líneas de conexión que se conectan a los componentes en la tarjeta del módulo (por ejemplo, el módulo DRAM). Una señal que se propaga desde el controlador a los componentes encuentra una discontinuidad de impedancia en la línea de conexión que conduce a los componentes en el módulo. La señal que se propaga a lo largo de la línea de conexión hasta el componente (por ejemplo, el componente DRAM) se reflejará en la línea de señal, introduciendo así ruido no deseado en la señal. Además, la terminación en la matriz puede reducir la cantidad de elementos de resistencia y el cableado complejo en la placa base . En consecuencia, el diseño del sistema puede ser más simple y rentable.
La terminación en el chip se implementa con varias combinaciones de resistencias en el silicio de la DRAM junto con otros árboles de circuitos. Los diseñadores de circuitos DRAM pueden utilizar una combinación de transistores que tienen diferentes valores de resistencia de encendido. En el caso de DDR2, hay tres tipos de resistencias internas: 150 ohmios, 75 ohmios y 50 ohmios. Las resistencias se pueden combinar para crear un valor de impedancia equivalente adecuado hacia el exterior del chip, por lo que la línea de señal (línea de transmisión) de la placa base se controla mediante la señal de operación de terminación en el chip. Cuando existe un circuito de control de valor de terminación en el chip, el controlador DRAM administra la resistencia de terminación en el chip a través de un registro de configuración programable que reside en la DRAM. Los valores de terminación interna en el chip en DDR3 son 120 ohmios, 60 ohmios, 40 ohmios, etc.
El uso de On-Die Termination (ODT) implica dos pasos. En primer lugar, se debe seleccionar el valor de On-Die Termination (ODT) dentro de la DRAM. En segundo lugar, se puede habilitar o deshabilitar dinámicamente utilizando el pin ODT del controlador ODT. Para configurar ODT puede haber diferentes métodos. En DRAM, se realiza configurando el registro de modo extendido del dispositivo con el valor ODT adecuado.
Existen requisitos de sincronización sincrónica y asincrónica, según el estado del dispositivo DRAM. Básicamente, la terminación en chip (ODT) se activa justo antes de la transferencia de datos y se apaga inmediatamente después. Si hay más de un dispositivo DRAM cargado en el canal, tanto la DRAM activa como la inactiva pueden terminar la señal. Esta flexibilidad permite que la terminación óptima se produzca con la precisión necesaria.
Tratemos de entender cómo funciona la terminación en el chip (ODT) en las operaciones de lectura y escritura de DRAM. Todas las señales de grupo de datos se incluyen en la unificación punto a punto. Las señales de grupo de datos son controladas por el controlador de DRAM en las escrituras y por las memorias de DRAM durante las lecturas. No se necesitan resistencias externas en estas rutas en la PCB, ya que el controlador de DRAM y la memoria están equipados con ODT. Los receptores en ambos casos (memoria DRAM en las escrituras y controlador de DRAM en las lecturas) activarán las terminaciones en el chip (ODT) en los momentos adecuados. Los siguientes diagramas muestran las impedancias observadas en estas redes durante los ciclos de escritura y lectura.
Tomemos como ejemplo las impedancias que se observan en las redes durante un ciclo de escritura, como se muestra en la siguiente imagen. Durante las escrituras, la impedancia de salida del dispositivo DRAM es de aproximadamente 45 Ω. Se recomienda que la SDRAM se implemente con 240 Ω. Suponiendo que la resistencia RZQ es de 240 Ω, las resistencias de terminación se pueden configurar para presentar una terminación en chip (ODT) de RZQ/4 para una terminación efectiva de 40 Ω.
La imagen muestra las impedancias observadas en las redes de PCB durante un ciclo de lectura. Durante las lecturas, se recomienda que la DRAM se configure para una impedancia de accionamiento efectiva de RZQ/7 o 34 Ω (suponiendo que la resistencia RZQ es de 240 Ω). La terminación en el chip (ODT) dentro del controlador de la DRAM tendrá una impedancia de Thevenin efectiva de 45 Ω.
Ahora hablemos de las señales de paso, que incluyen los grupos de enrutamiento de dirección, control, comando y reloj. Las señales de paso consisten en el enrutamiento de paso desde el controlador de DRAM, los stubs en cada SDRAM y las terminaciones después de la última SDRAM. En este ejemplo, los grupos de dirección, control y comando se terminarán a través de una resistencia de 39,2-2 a VTT.
Los pares de relojes se terminarán mediante resistencias de 39,2 Ω en un nodo común conectado a un condensador que, a su vez, se conecta a VDDQ. El controlador de DRAM presentará una impedancia de salida de 45-2 al controlar estas señales.
[2] [3] [4] [5]