Pendiente subumbral

Característica de la característica corriente-voltaje de un MOSFET

La pendiente subumbral es una característica de la característica de corriente-voltaje de un MOSFET .

En la región subumbral , el comportamiento de la corriente de drenaje , aunque está controlado por el terminal de compuerta , es similar a la corriente exponencialmente decreciente de un diodo con polarización directa . Por lo tanto, una gráfica de corriente de drenaje versus voltaje de compuerta con voltajes de drenaje, fuente y volumen fijos exhibirá un comportamiento aproximadamente log-lineal en este régimen operativo MOSFET. Su pendiente es la pendiente subumbral.

La pendiente subumbral es también el valor recíproco de la oscilación subumbral  S _s-th que generalmente se expresa como: ^[1]

${\displaystyle S_{s-th}=\ln(10){kT \over q}\left(1+{C_{d} \over C_{ox}}\right)}$

${\displaystyle C_{d}}$= capacitancia de la capa de agotamiento

${\displaystyle C_{ox}}$= capacitancia de óxido de puerta

${\displaystyle {kT \over q}}$= voltaje térmico

La oscilación mínima por debajo del umbral de un dispositivo convencional se puede encontrar dejando y/o , que produce (conocido como límite termoiónico) y 60 mV/dec a temperatura ambiente (300 K). Una oscilación experimental típica por debajo del umbral para un MOSFET escalado a temperatura ambiente es de ~70 mV/dec, ligeramente degradada debido a los parásitos del MOSFET de canal corto. ^[2] ${\displaystyle \textstyle {C_{d}}\rightarrow 0}$ ${\displaystyle \textstyle {C_{ox}}\rightarrow \infty }$ ${\displaystyle S_{s-th,\min }=\ln(10){kT \over q}}$

Una dec (década) corresponde a un aumento de 10 veces la corriente de _drenaje ID .

Un dispositivo caracterizado por una pendiente pronunciada por debajo del umbral exhibe una transición más rápida entre los estados apagado (baja corriente) y encendido (alta corriente).

Referencias

1. Física de dispositivos semiconductores , SM Sze. Nueva York: Wiley, 3.ª ed., con Kwok K. Ng, 2007, capítulo 6.2.4, p. 315, ISBN  978-0-471-14323-9 .
2. Autentificación, C.; Allen, C.; Blattner, A.; Bergstrom, D.; Brasero, M.; Bost, M.; Bühler, M.; Chikarmane, V.; Ghani, T.; Glassman, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; Hentges, P.; Heussner, R.; Hicks, J.; Ingerly, D.; Jain, P.; Jaloviar, S.; James, R.; Jones, D.; Jopling, J.; Joshi, S.; Kenyon, C.; Liu, H.; McFadden, R.; McIntyre, B.; Neirynck, J.; Parker, C. (2012). "Una tecnología CMOS de bajo consumo y alto rendimiento de 22 nm que presenta transistores de triple puerta completamente agotados, contactos autoalineados y condensadores MIM de alta densidad". 2012 Simposio sobre Tecnología VLSI (VLSIT) . pag. 131. doi : 10.1109/VLSIT.2012.6242496. ISBN 978-1-4673-0847-2. S2CID  23675687.

enlaces externos

• Optimización de transistores CMOS de consumo ultrabajo; Michael Stockinger, 2000