La ranura 2 se refiere a la especificación física y eléctrica del cartucho de contacto de borde único de 330 conductores (o conector de borde) utilizado por los Pentium II Xeon y Pentium III Xeon de Intel .
Cuando se introdujeron por primera vez, los Pentium II con ranura 1 estaban destinados a reemplazar a los procesadores Pentium y Pentium Pro en los mercados de multiprocesamiento simétrico (SMP) para el hogar, el escritorio y los de gama baja . El Pentium II Xeon, que estaba destinado a estaciones de trabajo y servidores multiprocesadores, era en gran medida similar al Pentium II común, ya que se basaba en el mismo núcleo P6 Deschutes , y se diferenciaba por ofrecer la opción de capacidad de caché L2 de 1024 o 2048 KB además de 512 KB, [1] y por operarlo a la frecuencia del núcleo (el Pentium II usaba chips SRAM de terceros más económicos, que funcionaban al 50% de la velocidad de la CPU, para reducir el costo).
Debido a que el diseño del conector de la ranura 1 de 242 pines no admitía la caché L2 de velocidad completa del Xeon, se desarrolló un conector extendido de 330 pines. Este nuevo conector, denominado "ranura 2", se utilizó para Pentium II Xeon (nombre en código "Drake") y Pentium III Xeon (nombre en código "Tanner" y "Cascades"). La ranura 1 finalmente fue reemplazada por el Socket 370 con el Pentium III revisado con nombre en código Tualatin para los servidores de doble procesador de bajo consumo, y la ranura 2 por el Socket 603 con Xeon basado en Pentium 4 (nombre en código Foster) para estaciones de trabajo y servidores de cuatro procesadores.