En los circuitos integrados , NMOS de carga de agotamiento es una forma de familia lógica digital que utiliza solo un único voltaje de fuente de alimentación, a diferencia de las familias lógicas NMOS ( semiconductores de óxido metálico tipo n ) anteriores que necesitaban más de un voltaje de fuente de alimentación diferente. Aunque la fabricación de estos circuitos integrados requirió pasos de procesamiento adicionales, la velocidad de conmutación mejorada y la eliminación de la fuente de alimentación adicional hicieron de esta familia lógica la opción preferida para muchos microprocesadores y otros elementos lógicos.
Los MOSFET tipo n en modo de agotamiento como transistores de carga permiten el funcionamiento con un solo voltaje y logran una velocidad mayor que la posible con dispositivos de carga de mejora pura. Esto se debe en parte a que los MOSFET en modo de agotamiento pueden ser una mejor aproximación a la fuente de corriente que el transistor en modo de mejora más simple, especialmente cuando no hay voltaje adicional disponible (una de las razones por las que los primeros chips PMOS y NMOS exigían varios voltajes).
La inclusión de transistores NMOS en modo de agotamiento en el proceso de fabricación exigió pasos de fabricación adicionales en comparación con los circuitos de carga de mejora más simples; Esto se debe a que los dispositivos de carga de agotamiento se forman aumentando la cantidad de dopante en la región del canal de los transistores de carga, para ajustar su voltaje umbral . Esto normalmente se realiza mediante implantación de iones .
Aunque el proceso CMOS reemplazó a la mayoría de los diseños NMOS durante la década de 1980, todavía se producen algunos diseños NMOS con carga de agotamiento, generalmente en paralelo con sus homólogos CMOS más nuevos. Un ejemplo de esto es el Z84015 [1] y el Z84C15. [2]
Tras la invención del MOSFET por Mohamed Atalla y Dawon Kahng en Bell Labs en 1959, demostraron la tecnología MOSFET en 1960. [3] Fabricaron dispositivos PMOS y NMOS con un proceso de 20 μm . Sin embargo, los dispositivos NMOS no eran prácticos y sólo los del tipo PMOS eran dispositivos de trabajo prácticos. [4]
En 1965, Chih-Tang Sah , Otto Leistiko y AS Grove en Fairchild Semiconductor fabricaron varios dispositivos NMOS con longitudes de canal entre 8 μm y 65 μm. [5] Dale L. Critchlow y Robert H. Dennard de IBM también fabricaron dispositivos NMOS en la década de 1960. El primer producto IBM NMOS fue un chip de memoria con 1 kb de datos y un tiempo de acceso de 50 a 100 ns , que entró en fabricación a gran escala a principios de los años 1970. Esto llevó a que la memoria semiconductora MOS reemplazara a las anteriores tecnologías de memoria bipolar y de núcleo de ferrita en la década de 1970. [6]
A finales de la década de 1960, los transistores de unión bipolar eran más rápidos que los transistores MOS (canal p) que se usaban entonces y eran más confiables, pero también consumían mucha más energía, requerían más área y exigían un proceso de fabricación más complicado. Los circuitos integrados MOS se consideraban interesantes, pero inadecuados para suplantar a los rápidos circuitos bipolares en cualquier cosa que no fueran nichos de mercado, como las aplicaciones de baja potencia. Una de las razones de la baja velocidad fue que los transistores MOS tenían puertas de aluminio , lo que conducía a considerables capacitancias parásitas utilizando los procesos de fabricación de la época. La introducción de transistores con puertas de silicio policristalino (que se convirtieron en el estándar de facto desde mediados de los años 1970 hasta principios de los años 2000) fue un primer paso importante para reducir esta desventaja. Este nuevo transistor de puerta de silicio autoalineado fue presentado por Federico Faggin en Fairchild Semiconductor a principios de 1968; fue un refinamiento (y la primera implementación funcional) de las ideas y el trabajo de John C. Sarace, Tom Klein y Robert W. Bower (alrededor de 1966-1967) para un transistor con capacitancias parásitas más bajas que podría fabricarse como parte de un circuito integrado. (y no sólo como un componente discreto ). Este nuevo tipo de transistor pMOS era entre 3 y 5 veces más rápido (por vatio) que el transistor pMOS con puerta de aluminio, necesitaba menos área, tenía fugas mucho menores y mayor confiabilidad. El mismo año, Faggin también construyó el primer circuito integrado utilizando el nuevo tipo de transistor, el Fairchild 3708 ( multiplexor analógico de 8 bits con decodificador ), que demostró un rendimiento sustancialmente mejorado con respecto a su contraparte de puerta metálica. En menos de 10 años, el transistor MOS de puerta de silicio reemplazó a los circuitos bipolares como vehículo principal para los circuitos integrados digitales complejos.
Hay un par de inconvenientes asociados con PMOS: Los huecos de electrones que son los portadores de carga (corriente) en los transistores PMOS tienen menor movilidad que los electrones que son los portadores de carga en los transistores NMOS (una proporción de aproximadamente 2,5); además, los circuitos PMOS no no interactúa fácilmente con lógica positiva de bajo voltaje como lógica DTL y lógica TTL (la serie 7400). Sin embargo, los transistores PMOS son relativamente fáciles de fabricar y, por lo tanto, fueron los primeros en desarrollarse: la contaminación iónica del óxido de la puerta debido a los productos químicos de grabado y otras fuentes puede impedir muy fácilmente que los transistores NMOS (los basados en electrones ) se apaguen, mientras que el efecto en los transistores (los basados en electrones ) se apagan. basado en agujeros ) los transistores PMOS son mucho menos severos. Por lo tanto, la fabricación de transistores NMOS tiene que ser mucho más limpia que el procesamiento bipolar para poder producir dispositivos que funcionen.
Los primeros trabajos sobre la tecnología de circuitos integrados (IC) NMOS se presentaron en un breve artículo de IBM en el ISSCC en 1969. Luego, Hewlett-Packard comenzó a desarrollar la tecnología NMOS IC para obtener la velocidad prometedora y una interfaz sencilla para su negocio de calculadoras. [7] Tom Haswell de HP finalmente resolvió muchos problemas utilizando materias primas más puras (especialmente aluminio para las interconexiones) y agregando un voltaje de polarización para hacer que el umbral de la puerta sea lo suficientemente grande; este sesgo de puerta trasera siguió siendo una solución estándar de facto para (principalmente) contaminantes de sodio en las puertas hasta el desarrollo de la implantación de iones (ver más abajo). Ya en 1970, HP estaba fabricando circuitos integrados nMOS lo suficientemente buenos y los había caracterizado lo suficiente como para que Dave Maitland pudiera escribir un artículo sobre nMOS en la edición de diciembre de 1970 de la revista Electronics. Sin embargo, NMOS siguió siendo poco común en el resto de la industria de semiconductores hasta 1973. [8]
El proceso NMOS listo para producción permitió a HP desarrollar la primera IC ROM de 4 kbit de la industria . Con el tiempo, Motorola sirvió como segunda fuente de estos productos y, por lo tanto, se convirtió en uno de los primeros proveedores comerciales de semiconductores en dominar el proceso NMOS, gracias a Hewlett-Packard. Un tiempo después, la startup Intel anunció una DRAM pMOS de 1 kbit, llamada 1102 , desarrollada como un producto personalizado para Honeywell (un intento de reemplazar la memoria de núcleo magnético en sus computadoras mainframe ). Los ingenieros de calculadoras de HP, que querían un producto similar pero más robusto para las calculadoras de la serie 9800 , contribuyeron con su experiencia en fabricación de circuitos integrados de su proyecto de ROM de 4 kbit para ayudar a mejorar la confiabilidad, el voltaje operativo y el rango de temperatura de la DRAM Intel. Estos esfuerzos contribuyeron a la DRAM pMOS Intel 1103 de 1 kbit muy mejorada, que fue el primer DRAM IC disponible comercialmente en el mundo . Se presentó formalmente en octubre de 1970 y se convirtió en el primer producto realmente exitoso de Intel. [9]
La primera lógica MOS tenía un tipo de transistor, que estaba en modo de mejora para que pudiera actuar como un interruptor lógico. Como era difícil fabricar resistencias adecuadas, las compuertas lógicas utilizaban cargas saturadas; es decir, para que un tipo de transistor actuara como resistencia de carga, el transistor tenía que estar siempre encendido conectando su puerta a la fuente de alimentación (el riel más negativo para la lógica PMOS , o el riel más positivo para la lógica NMOS ). . Dado que la corriente en un dispositivo conectado de esa manera es el cuadrado del voltaje a través de la carga, proporciona una velocidad de arranque pobre en relación con su consumo de energía cuando se baja. Una resistencia (con la corriente simplemente proporcional al voltaje) sería mejor, y una fuente de corriente (con la corriente fija, independiente del voltaje) mejor aún. Un dispositivo en modo de agotamiento con una puerta atada al riel de suministro opuesto es una carga mucho mejor que un dispositivo en modo de mejora, que actúa en algún lugar entre una resistencia y una fuente de corriente.
Los primeros circuitos NMOS de carga de agotamiento fueron pioneros y fabricados por el fabricante de DRAM Mostek , que puso a disposición transistores en modo de agotamiento para el diseño del Zilog Z80 original en 1975-1976. [10] Mostek tenía el equipo de implantación de iones necesario para crear un perfil de dopaje más preciso que lo posible con métodos de difusión , de modo que el voltaje umbral de los transistores de carga pudiera ajustarse de manera confiable. En Intel, la carga de agotamiento fue introducida en 1974 por Federico Faggin, un ex ingeniero de Fairchild y más tarde fundador de Zilog . La carga de agotamiento se empleó por primera vez para un rediseño de uno de los productos más importantes de Intel en ese momento, una SRAM NMOS de 1 Kbit de +5 V llamada 2102 (que utiliza más de 6000 transistores [11] ). El resultado de este rediseño fue el 2102A significativamente más rápido , donde las versiones de mayor rendimiento del chip tenían tiempos de acceso de menos de 100 ns, acercando las memorias MOS a la velocidad de las RAM bipolares por primera vez. [12]
Otros fabricantes también utilizaron procesos NMOS de carga de agotamiento para producir muchas encarnaciones de CPU populares de 8, 16 y 32 bits. De manera similar a los primeros diseños de CPU PMOS y NMOS que usaban MOSFET en modo de mejora como cargas, los diseños nMOS de carga de agotamiento generalmente empleaban varios tipos de lógica dinámica (en lugar de solo puertas estáticas) o transistores de paso utilizados como pestillos sincronizados dinámicos . Estas técnicas pueden mejorar considerablemente la economía del área, aunque el efecto sobre la velocidad es complejo. Los procesadores construidos con circuitos NMOS de carga de agotamiento incluyen el 6800 (en versiones posteriores [13] ), el 6502 , Signetics 2650 , 8085 , 6809 , 8086 , Z8000 , NS32016 y muchos otros (independientemente de si se incluyen o no los procesadores HMOS a continuación). como casos especiales).
También se implementó una gran cantidad de circuitos integrados periféricos y de soporte utilizando circuitos basados en carga de agotamiento (a menudo estáticos). Sin embargo, nunca hubo familias lógicas estandarizadas en NMOS, como la serie bipolar 7400 y la serie CMOS 4000 , aunque los diseños con varios fabricantes de segunda fuente a menudo lograron algo así como un estado de componente estándar de facto. Un ejemplo de esto es el diseño NMOS 8255 PIO , originalmente pensado como un chip periférico 8085, que se ha utilizado en sistemas integrados Z80 y x86 y muchos otros contextos durante varias décadas. Las versiones modernas de bajo consumo están disponibles como implementaciones CMOS o BiCMOS, similares a la serie 7400.
El proceso NMOS de carga de agotamiento propio de Intel se conocía como HMOS , por MOS de canal corto y alta densidad . La primera versión se introdujo a finales de 1976 y se utilizó por primera vez para sus productos de RAM estática , [14] pronto se utilizó para versiones más rápidas y/o con menor consumo de energía del 8085, 8086 y otros chips.
HMOS continuó mejorando y pasó por cuatro generaciones distintas. Según Intel, HMOS II (1979) proporcionó el doble de densidad y cuatro veces el producto velocidad/potencia que otros procesos NMOS contemporáneos típicos de carga de agotamiento. [15] Esta versión obtuvo amplias licencias de terceros, incluidos (entre otros) Motorola , que la utilizó para su Motorola 68000 , y Commodore Semiconductor Group , que la utilizó para su MOS 6502 troquelado MOS Technology 8502 .
El proceso HMOS original, más tarde denominado HMOS I, tenía una longitud de canal de 3 micras, que se redujo a 2 para el HMOS II y a 1,5 para el HMOS III. Cuando se introdujo HMOS III en 1982, Intel había comenzado a cambiar a su proceso CHMOS , un proceso CMOS que utiliza elementos de diseño de las líneas HMOS. Se lanzó una versión final del sistema, HMOS-IV. Una ventaja significativa de la línea HMOS fue que cada generación fue diseñada deliberadamente para permitir que los diseños existentes se redujeran sin cambios importantes. Se introdujeron varias técnicas para garantizar que los sistemas funcionaran a medida que cambiaba el diseño. [16] [17]
HMOS, HMOS II, HMOS III y HMOS IV se utilizaron juntos para muchos tipos diferentes de procesadores; el 8085 , 8048 , 8051 , 8086 , 80186 , 80286 y muchos otros, pero también para varias generaciones del mismo diseño básico, consulte las hojas de datos .
A mediados de la década de 1980, las variantes de CMOS más rápidas, que utilizaban tecnología de proceso HMOS similar, como CHMOS I, II, III, IV, etc. de Intel, comenzaron a suplantar a los HMOS de canal n para aplicaciones como Intel 80386 y ciertos microcontroladores . Unos años más tarde, a finales de la década de 1980, se introdujo BiCMOS para microprocesadores de alto rendimiento, así como para circuitos analógicos de alta velocidad . Hoy en día, la mayoría de los circuitos digitales, incluida la omnipresente serie 7400 , se fabrican utilizando varios procesos CMOS con una variedad de topologías diferentes empleadas. Esto significa que, para mejorar la velocidad y ahorrar área (transistores y cableado), los diseños CMOS de alta velocidad a menudo emplean otros elementos además de las puertas estáticas complementarias y las puertas de transmisión de los típicos circuitos CMOS lentos de baja potencia (el único tipo CMOS). durante las décadas de 1960 y 1970). Estos métodos utilizan cantidades significativas de circuitos dinámicos para construir los bloques de construcción más grandes en el chip, como pestillos, decodificadores, multiplexores, etc., y evolucionaron a partir de diversas metodologías dinámicas desarrolladas para circuitos NMOS y PMOS durante la década de 1970.
En comparación con el CMOS estático, todas las variantes de NMOS (y PMOS) consumen relativamente mucha energía en estado estable. Esto se debe a que dependen de transistores de carga que funcionan como resistencias , donde la corriente de reposo determina la carga máxima posible en la salida, así como la velocidad de la puerta (es decir, con otros factores constantes). Esto contrasta con las características de consumo de energía de los circuitos CMOS estáticos , que se debe únicamente al consumo transitorio de energía cuando se cambia el estado de salida y los transistores p y n conducen brevemente al mismo tiempo. Sin embargo, esta es una visión simplificada, y una imagen más completa debe incluir también el hecho de que incluso los circuitos CMOS puramente estáticos tienen fugas significativas en las pequeñas geometrías modernas, así como el hecho de que los chips CMOS modernos a menudo contienen lógica dinámica y/o dominó. con una cierta cantidad de circuitos pseudo nMOS . [18]
Los procesos de carga de agotamiento difieren de sus predecesores en la forma en que la fuente de voltaje Vdd , que representa 1 , se conecta a cada puerta. En ambas tecnologías, cada puerta contiene un transistor NMOS que está permanentemente encendido y conectado a Vdd. Cuando los transistores que se conectan a 0 se apagan, este transistor pull-up determina que la salida sea 1 de forma predeterminada. En NMOS estándar, el pull-up es el mismo tipo de transistor que se utiliza para los interruptores lógicos. A medida que la tensión de salida se acerca a un valor inferior a Vdd , se apaga gradualmente. Esto ralentiza la transición de 0 a 1 , lo que da como resultado un circuito más lento. Los procesos de carga de agotamiento reemplazan este transistor con un NMOS en modo de agotamiento con una polarización de puerta constante, con la puerta conectada directamente a la fuente. Este tipo alternativo de transistor actúa como fuente de corriente hasta que la salida se acerca a 1 y luego actúa como resistencia. El resultado es una transición más rápida de 0 a 1 .
Los circuitos de carga de agotamiento consumen menos energía que los circuitos de carga de mejora a la misma velocidad. En ambos casos la conexión a 1 siempre está activa, incluso cuando la conexión a 0 también está activa. Esto da como resultado un alto consumo de energía estática. La cantidad de desperdicio depende de la fuerza o el tamaño físico de la dominada. Tanto los transistores pull-up de carga saturada (modo de mejora) como los de modo de agotamiento utilizan la mayor potencia cuando la salida es estable en 0 , por lo que esta pérdida es considerable. Debido a que la fuerza de un transistor en modo de agotamiento cae menos al acercarse a 1 , pueden alcanzar 1 más rápido a pesar de comenzar más lentamente, es decir, conducir menos corriente al comienzo de la transición y en estado estacionario.