El sistema Horus , diseñado por Newisys para AMD , fue creado para permitir que las máquinas AMD Opteron se extendieran más allá del límite actual de arquitecturas de 8 vías ( zócalos de CPU ). Las CPU Opteron cuentan con un bus HyperTransport (ccHT) coherente con la caché para permitir la interconexión multiprocesador sin pegamento entre paquetes de CPU físicos, pero como hay un máximo de tres interfaces ccHT por chip, los sistemas están limitados a un máximo de 8 zócalos. El bus HyperTransport también tiene restricciones de distancia y no permite la interconexión fuera del sistema.
El sistema Horus supera estas limitaciones creando un pseudo-Opteron, el chip Horus, que se conecta a cuatro Opterons reales a través del bus HyperTransport. En lo que respecta a los Opterons, están en un sistema de cinco vías y este es el nodo Horus básico (como se llama 'quad'). El chip Horus proporciona una interfaz externa adicional (basada en los estándares InfiniBand ) que puede conectarse a nodos Horus adicionales (hasta 8). El chip maneja la traducción necesaria entre las comunicaciones ccHT locales y externas. Al construir las CPU alrededor del chip Horus con líneas de 12 bits que funcionan a 3125 MHz con tecnología InfiniBand ( codificación 8b/10b ), este sistema tiene una velocidad interna efectiva de 30 Gbit/s.
Con ocho "quads" conectados entre sí, cada uno con un máximo de cuatro zócalos Opteron por nodo, el sistema Horus permite un total de 32 zócalos de CPU en una sola máquina. También se admitirán chips de doble núcleo y futuros de cuatro núcleos, lo que permitirá que un solo sistema se escale a más de cien núcleos de procesamiento.