Microarquitectura del procesador Intel
La microarquitectura P6 es la microarquitectura Intel x86 de sexta generación , implementada por el microprocesador Pentium Pro que se introdujo en noviembre de 1995. Con frecuencia se la denomina i686 . [2] Se planeó que fuera reemplazada por la microarquitectura NetBurst utilizada por el Pentium 4 en 2000, pero fue revivida para la línea de microprocesadores Pentium M. La sucesora de la variante Pentium M de la microarquitectura P6 es la microarquitectura Core , que a su vez también se deriva de P6.
P6 se utilizó dentro de las ofertas principales de Intel, desde Pentium Pro hasta Pentium III, y era ampliamente conocido por su bajo consumo de energía, excelente rendimiento de enteros e instrucciones por ciclo (IPC) relativamente altas.
Características
El núcleo P6 era el microprocesador Intel de sexta generación en la línea x86. La primera implementación del núcleo P6 fue la CPU Pentium Pro en 1995, el sucesor inmediato del diseño Pentium original (P5).
Los procesadores P6 traducen dinámicamente instrucciones IA-32 en secuencias de microoperaciones tipo RISC almacenadas en búfer , luego analizan y reordenan las microoperaciones para detectar operaciones paralelizables que pueden emitirse a más de una unidad de ejecución a la vez. [3] El Pentium Pro fue el primer microprocesador x86 diseñado por Intel para utilizar esta técnica, aunque el NexGen Nx586 , presentado en 1994, lo hizo antes.
Otras características implementadas por primera vez en el espacio x86 en el núcleo P6 incluyen:
- Ejecución especulativa y finalización fuera de orden (llamada "ejecución dinámica" por Intel), que requirió nuevas unidades retiradas en el núcleo de ejecución. Esto redujo las paradas en el proceso y, en parte, permitió un mayor escalamiento de la velocidad del Pentium Pro y las sucesivas generaciones de CPU.
- Superpipelining, que aumentó de la tubería de 5 etapas del Pentium a 14 del Pentium Pro y al primer modelo del Pentium III (Coppermine), y finalmente se transformó en una tubería de menos de 10 etapas del Pentium M para el mercado integrado y móvil debido a la ineficiencia energética. y problemas de mayor voltaje que se encontraron en el predecesor, y luego alargar nuevamente el proceso de 10 a 12 etapas de regreso al Core 2 debido a las dificultades para aumentar la velocidad del reloj mientras se mejora el proceso de fabricación, de alguna manera puede anular algún impacto negativo del mayor consumo de energía en el Diseño de tuberías más profundas.
- Un bus frontal que utiliza una variante de la lógica del transceptor Gunning para permitir que cuatro procesadores discretos compartan recursos del sistema. [4]
- Extensión de dirección física (PAE) y un bus de direcciones más amplio de 36 bits para admitir 64 GB de memoria física. [5]
- Cambio de nombre de registro , que permitió una ejecución más eficiente de múltiples instrucciones en el proceso.
- Instrucciones CMOV , que se utilizan mucho en la optimización del compilador .
- Otras instrucciones nuevas: FCMOV, FCOMI/FCOMIP/FUCOMI/FUCOMIP, RDPMC, UD2.
- Nuevas instrucciones en el núcleo Pentium II Deschutes: MMX , FXSAVE, FXRSTOR.
- Nuevas instrucciones en Pentium III: Streaming SIMD Extensions .
chips basados en P6
P6 Variante Pentium M
Tras el lanzamiento del Pentium 4-M y el Mobile Pentium 4, rápidamente se dio cuenta de que los nuevos procesadores móviles NetBurst no eran ideales para la informática móvil. Los procesadores basados en NetBurst simplemente no eran tan eficientes por reloj o por vatio en comparación con sus predecesores P6. Los procesadores Pentium 4 móviles funcionaron mucho más rápido que los procesadores Pentium III-M sin ventajas de rendimiento significativas. Su ineficiencia afectó no sólo a la complejidad del sistema de refrigeración, sino también a la importante duración de la batería. Intel volvió a la mesa de dibujo en busca de un diseño que se adaptara de manera óptima a este segmento de mercado. El resultado fue un diseño P6 modernizado llamado Pentium M.
Descripción general del diseño [6]
- Autobús delantero con cuatro bombas . Con el núcleo Banias inicial, Intel adoptó el FSB de 400 MT/s utilizado por primera vez en el Pentium 4. El núcleo Dothan pasó al FSB de 533 MT/s, siguiendo la evolución del Pentium 4.
- Caché L1/L2 más grande . La caché L1 aumentó de los 32 KB de su predecesor a los 64 KB actuales en todos los modelos. Inicialmente, 1 MB de caché L2 en el núcleo Banias, luego 2 MB en el núcleo Dothan. Activación de caché dinámica mediante selector de cuadrante desde estados de suspensión.
- Compatibilidad con SSE2 Streaming SIMD Extensions 2.
- Un canal de instrucción mejorado de 10 o 12 etapas que permite velocidades de reloj más altas sin alargar la etapa del canal, reducido de 14 etapas en Pentium Pro/II/III.
- Gestión de pila de registros dedicada.
- Adición de historial global, predicción indirecta y predicción de bucle a la tabla de predicción de ramas. Eliminación de predicción local.
- Microoperaciones Fusión de determinadas subinstrucciones mediadas por unidades decodificadoras. Los comandos x86 pueden generar menos microoperaciones y, por lo tanto, requieren menos ciclos de procesador para completarse.
El Pentium M fue el procesador x86 de mayor eficiencia energética para portátiles durante varios años, consumiendo un máximo de 27 vatios con carga máxima y de 4 a 5 vatios en inactivo. Las ganancias en eficiencia de procesamiento logradas por su modernización le permitieron rivalizar con el Mobile Pentium 4 con una frecuencia de más de 1 GHz más alta (el Mobile Pentium 4 con la frecuencia más rápida en comparación con el Pentium M con la frecuencia más rápida) y equipado con mucha más memoria y ancho de banda de bus. [6] Los primeros procesadores de la familia Pentium M ("Banias") admiten internamente PAE pero no muestran el indicador de soporte PAE en su información de CPUID; esto hace que algunos sistemas operativos (principalmente distribuciones de Linux) se nieguen a arrancar en dichos procesadores, ya que se requiere compatibilidad con PAE en sus núcleos. [7] Windows 8 y posteriores también se niegan a arrancar en estas CPU por la misma razón, ya que requieren específicamente soporte PAE para funcionar correctamente. [8]
Variante Banias/Dothan
Pentium M mejorado variante P6
La CPU Yonah se lanzó en enero de 2006 bajo la marca Core . Las versiones móviles de uno y dos núcleos se vendieron bajo las marcas Core Solo, Core Duo y Pentium Dual-Core , y se lanzó una versión de servidor como Xeon LV . Estos procesadores proporcionaron soluciones parciales a algunas de las deficiencias del Pentium M al agregar:
- Soporte SSE3
- Tecnología de uno y dos núcleos con 2 MB de caché L2 compartida (reestructuración de la organización del procesador)
- Mayor velocidad del FSB, con el FSB funcionando a 533 MT/s o 667 MT/s.
- Un canal de instrucción de 12 etapas.
Esto resultó en la microarquitectura provisional para CPU solo de bajo voltaje, a medio camino entre P6 y la siguiente microarquitectura Core.
Variante de Yonah
Sucesor
El 27 de julio de 2006, se lanzó la microarquitectura Core , un derivado del P6, en forma del procesador Core 2 . Posteriormente, se lanzaron más procesadores con la microarquitectura Core bajo las marcas Core 2, Xeon , Pentium y Celeron . La microarquitectura Core es la última línea de procesadores convencionales de Intel que utiliza FSB , y todos los procesadores Intel posteriores basados en Nehalem y las microarquitecturas Intel posteriores cuentan con un controlador de memoria integrado y un bus QPI o DMI para la comunicación con el resto del sistema. Las mejoras relativas a los procesadores Intel Core fueron:
- Un canal de instrucciones de 14 etapas que permite velocidades de reloj más altas.
- Soporte SSE4.1 para todos los modelos Core 2 fabricados en una litografía de 45 nm.
- Soporte para la arquitectura x86-64 de 64 bits , que anteriormente sólo ofrecían los procesadores Prescott, última entrega arquitectónica del Pentium 4 .
- Mayor velocidad del FSB, que va de 533 MT/s a 1600 MT/s.
- Aumento del tamaño de la caché L2, con un tamaño que oscila entre 1 MB y 12 MB (los procesadores Core 2 Duo usan una caché L2 compartida, mientras que los procesadores Core 2 Quad tienen la mitad de la caché total compartida por cada par de núcleos).
- Dynamic Front Side Bus Throttling (algunos modelos móviles), donde la velocidad del FSB se reduce a la mitad, lo que por extensión reduce la velocidad del procesador a la mitad. Así, el procesador pasa a un modo de bajo consumo de energía llamado Modo de frecuencia súper baja que ayuda a prolongar la vida útil de la batería.
- Tecnología de aceleración dinámica para algunos procesadores móviles Core 2 Duo y tecnología de aceleración dinámica dual para procesadores móviles Core 2 Quad. La tecnología de aceleración dinámica permite a la CPU overclockear un núcleo de procesador mientras apaga otro. En la tecnología Dual Dynamic Acceleration Technology se desactivan dos núcleos y se overclockean dos núcleos. Esta función se activa cuando una aplicación solo usa un núcleo para Core 2 Duo o hasta dos núcleos para Core 2 Quad. El overclocking se realiza aumentando el multiplicador de reloj en 1.
Si bien todos estos chips son técnicamente derivados del Pentium Pro, la arquitectura ha pasado por varios cambios radicales desde sus inicios. [9]
Ver también
Referencias
- ^ "Procesador Pentium® Pro a 150 MHz, 166 MHz, 180 MHz y 200 MHz" (PDF) . Corporación Intel. Noviembre de 1995. p. 1. Archivado desde el original (PDF) el 12 de abril de 2016.
- ^ Hutchings, Ben (28 de septiembre de 2015). "El valor predeterminado es i686 para la arquitectura Debian i386". debian-devel (lista de correo).
- ^ Gwennap, Linley (16 de febrero de 1995). "El P6 de Intel utiliza un diseño escalar desacoplado" (PDF) . Informe del microprocesador . 9 (2).
- ^ Procesadores Pentium y Pentium Pro y productos relacionados. Corporación Intel. Diciembre de 1995. págs. 1-10. ISBN 1-55512-251-5.
- ^ Brey, Barry (2009). Los microprocesadores Intel (PDF) (8ª ed.). Upper Saddle River, Nueva Jersey: Pearson Prentice Hall. pag. 754.ISBN _ 978-0-13-502645-8.
- ^ ab Shimpi, Anand Lal (21 de julio de 2004). "Pentium M 755 de 90 nm de Intel: Dothan investigado". AnandTech .
- ^ "PAE - Wiki de ayuda de la comunidad". Ayuda de Ubuntu .
- ^ Esto no se calcula. ¿Se puede instalar Windows 10 en un Pentium II? YouTube . La sección comienza a las 32:35.
- ^ "Charla de Pat Gelsinger en Stanford, 7 de junio de 2006". Archivado desde el original el 3 de junio de 2011.
