Globalmente asíncrono localmente síncrono ( GALS ), en electrónica , es una arquitectura para diseñar circuitos electrónicos que aborda el problema de la transferencia de datos segura y confiable entre dominios de reloj independientes . GALS es un modelo de computación que surgió en la década de 1980. Permite diseñar sistemas informáticos que constan de varias islas síncronas (utilizando programación síncrona para cada una de ellas) que interactúan con otras islas mediante comunicación asíncrona , por ejemplo, con FIFO .
Un circuito GALS consta de un conjunto de módulos localmente síncronos que se comunican entre sí a través de envoltorios asíncronos. Cada subsistema síncrono ("dominio de reloj") puede funcionar con su propio reloj (frecuencia) independiente. Las ventajas incluyen una interferencia electromagnética (EMI) mucho menor. El circuito CMOS (puertas lógicas) requiere una corriente de suministro relativamente grande cuando cambia de estado de 0 a 1. Estos cambios se agregan para el circuito síncrono, ya que la mayoría de los cambios se inicializan mediante un flanco de reloj activo. Por lo tanto, se producen grandes picos en la corriente de suministro en los flancos activos del reloj. Estos picos pueden causar grandes interferencias electromagnéticas y provocar un mal funcionamiento del circuito . Para limitar estos picos se utiliza una gran cantidad de condensadores de desacoplamiento . Otra solución es utilizar un estilo de diseño GALS, es decir, el diseño (localmente) es síncrono (por lo tanto, más fácil de diseñar que el circuito asíncrono ) pero globalmente asíncrono, es decir, hay diferentes regímenes de señal de reloj (por ejemplo, desfasados, con flanco activo ascendente y descendente). Los picos de la corriente de suministro no se agregan al mismo tiempo. En consecuencia, el estilo de diseño GALS se utiliza a menudo en sistemas en un chip (SoC). [1] Se utiliza especialmente en arquitecturas de red en chip (NoC) para SoC. [2]
Algunos circuitos GALS más grandes contienen varias CPU. Generalmente, cada CPU en un conjunto asíncrono de procesadores simples tiene su propio oscilador independiente. Ese oscilador se puede detener cuando su CPU no tiene trabajo que hacer.
En algunos casos, cada CPU se divide en módulos más pequeños, cada uno con su propio reloj independiente o, en algunos casos, sin ningún reloj ( circuito asíncrono § CPU asíncrono ).