stringtranslate.com

Efecto de cuerpo flotante

El efecto de cuerpo flotante es el efecto de la dependencia del potencial del cuerpo de un transistor realizado mediante la tecnología de silicio sobre aislante (SOI) en el historial de su polarización y los procesos de recombinación de portadores . El cuerpo del transistor forma un condensador contra el sustrato aislado. La carga se acumula en este condensador y puede causar efectos adversos, por ejemplo, la apertura de transistores parásitos en la estructura y causar fugas fuera de estado, lo que resulta en un mayor consumo de corriente y, en el caso de DRAM , en la pérdida de información de las celdas de memoria. También causa el efecto de historial , la dependencia del voltaje umbral del transistor de sus estados anteriores. En dispositivos analógicos, el efecto de cuerpo flotante se conoce como efecto kink .

Una contramedida al efecto de cuerpo flotante implica el uso de dispositivos completamente agotados (FD). La capa aislante en los dispositivos FD es significativamente más delgada que el ancho del canal agotado. Por lo tanto, la carga y, por lo tanto, también el potencial de cuerpo de los transistores son fijos. [1] Sin embargo, el efecto de canal corto se agrava en los dispositivos FD, el cuerpo aún puede cargarse si tanto la fuente como el drenaje son altos, y la arquitectura no es adecuada para algunos dispositivos analógicos que requieren contacto con el cuerpo. [2] El aislamiento híbrido de trinchera es otro enfoque. [3]

Aunque el efecto de cuerpo flotante presenta un problema en los chips SOI DRAM, se explota como principio subyacente para las tecnologías Z-RAM y T-RAM . Por esta razón, el efecto a veces se denomina efecto Cenicienta en el contexto de estas tecnologías, porque transforma una desventaja en una ventaja. [4] AMD y Hynix obtuvieron la licencia de Z-RAM, pero en 2008 no la habían puesto en producción. [5] Otra tecnología similar (y competidora de Z-RAM) desarrollada en Toshiba [6] [7] y refinada en Intel es Floating Body Cell (FBC). [8] [5]

Referencias

  1. ^ Shahidi, GG (2002). "Tecnología SOI para la era GHz". Revista IBM de Investigación y Desarrollo . 46 (2.3). IBM: 121–131. doi :10.1147/rd.462.0121. ISSN  0018-8646.
  2. ^ Cataldo, Anthony (26 de noviembre de 2001). "Intel da un giro radical en SOI y respalda el dieléctrico High-k". EE Times . Stanford, California . Consultado el 30 de marzo de 2019 .
  3. ^ Kallender, Paul (17 de diciembre de 2001). "El proceso SOI de Mitsubishi utiliza aislamiento híbrido en zanjas". EE Times . Makuhari, Japón . Consultado el 30 de marzo de 2019 .
  4. ^ Z-RAM reduce la memoria integrada Archivado el 3 de marzo de 2016 en Wayback Machine , Microprocessor Report
  5. ^ de Mark LaPedus (17 de junio de 2008). «Intel explora células de cuerpo flotante en SOI». EE Times . Consultado el 23 de mayo de 2019 .
  6. ^ Samuel K. Moore (1 de enero de 2007). «Ganador: Masters of Memory, una empresa suiza que mete 5 megabytes de RAM en el espacio de uno». IEEE Spectrum . Consultado el 23 de marzo de 2019 .
  7. ^ Yoshiko Hara (7 de febrero de 2002). "Toshiba elimina el condensador del diseño de celdas DRAM". EE Times . Consultado el 23 de marzo de 2019 .
  8. ^ Nick Farrell (11 de diciembre de 2006). "Intel habla de células corporales flotantes". The Inquirer . Archivado desde el original el 6 de marzo de 2010. Consultado el 23 de marzo de 2019 .{{cite web}}: CS1 maint: URL no apta ( enlace )

Lectura adicional