Un ADC flash (también conocido como ADC de conversión directa ) es un tipo de convertidor analógico a digital que utiliza una escalera de voltaje lineal con un comparador en cada "peldaño" de la escalera para comparar el voltaje de entrada con voltajes de referencia sucesivos. A menudo, estas escaleras de referencia se construyen con muchas resistencias ; sin embargo, las implementaciones modernas muestran que la división de voltaje capacitiva también es posible. La salida de estos comparadores generalmente se alimenta a un codificador digital, que convierte las entradas en un valor binario (las salidas recopiladas de los comparadores pueden considerarse como un valor unario ).
Los conversores flash son de alta velocidad en comparación con muchos otros ADC, que suelen concentrarse en la respuesta correcta a lo largo de una serie de etapas. En comparación con estos, un conversor flash también es bastante simple y, además de los comparadores analógicos, solo requiere lógica para la conversión final a binario .
Para lograr una mayor precisión, a menudo se inserta un circuito de seguimiento y retención delante de una entrada de ADC. Esto es necesario para muchos tipos de ADC (como el ADC de aproximación sucesiva ), pero para los ADC flash, no existe una necesidad real de esto porque los comparadores son los dispositivos de muestreo.
Un convertidor flash requiere muchos comparadores en comparación con otros ADC, especialmente a medida que aumenta la precisión. Por ejemplo, un convertidor flash requiere comparadores para una conversión de n bits. El tamaño, el consumo de energía y el costo de todos esos comparadores hacen que los convertidores flash generalmente no sean prácticos para precisiones mucho mayores que 8 bits (255 comparadores). En lugar de estos comparadores, la mayoría de los otros ADC sustituyen circuitos lógicos y/o analógicos más complejos que se pueden escalar más fácilmente para una mayor precisión .
Los ADC Flash se han implementado en muchas tecnologías, que varían desde tecnologías bipolares basadas en silicio (BJT) y FET de óxido metálico complementario ( CMOS ) hasta tecnologías III-V poco utilizadas . Este tipo de ADC se utiliza a menudo como primera verificación de circuitos analógicos de tamaño mediano.
Las primeras implementaciones consistían en una escalera de referencia de resistencias bien emparejadas conectadas a un voltaje de referencia. Cada toma en la escalera de resistencias se utiliza para un comparador, posiblemente precedido por una etapa de amplificación , y por lo tanto genera un 0 o 1 lógico dependiendo de si el voltaje medido está por encima o por debajo del voltaje de referencia del divisor de voltaje . La razón para agregar un amplificador es doble: amplifica la diferencia de voltaje. Por lo tanto, suprime el desfase del comparador y el ruido de retroceso del comparador hacia la escalera de referencia también se suprime fuertemente. Por lo general, se producen diseños de 4 bits hasta 6 bits y, a veces, 7 bits.
Se han demostrado diseños con escalas de referencia capacitivas de ahorro de energía. Además de sincronizar los comparadores, estos sistemas también muestrean el valor de referencia en la etapa de entrada. Como el muestreo se realiza a una velocidad muy alta, la fuga de los capacitores es insignificante.
Recientemente, se ha introducido la calibración de compensación en los diseños de convertidores analógicos flash. En lugar de circuitos analógicos de alta precisión (que aumentan el tamaño de los componentes para suprimir la variación), se miden y ajustan comparadores con errores de compensación relativamente grandes. Luego, se aplica una señal de prueba y se calibra la compensación de cada comparador por debajo del valor LSB del convertidor analógico-digital.
Otra mejora de muchos ADC flash es la inclusión de corrección de errores digitales. Cuando el ADC se utiliza en entornos hostiles o se construye a partir de procesos de circuitos integrados muy pequeños, existe un mayor riesgo de que un solo comparador cambie de estado aleatoriamente, lo que da como resultado un código erróneo. La corrección de errores de burbuja es un mecanismo de corrección digital que evita que un comparador que, por ejemplo, se ha disparado a nivel alto informe un nivel lógico alto si está rodeado de comparadores que informan un nivel lógico bajo.
El número de comparadores se puede reducir un poco añadiendo un circuito de plegado en el frente, formando así un denominado ADC de plegado . En lugar de utilizar los comparadores en un ADC flash solo una vez, el ADC de plegado reutiliza los comparadores varias veces durante una señal de entrada de rampa. Si se utiliza un circuito de plegado de m veces en un ADC de n bits, el número real de comparadores se puede reducir de a (siempre se necesita uno para detectar el cruce de rango). Los circuitos de plegado típicos son el multiplicador de Gilbert y los circuitos OR cableados analógicos .
La altísima frecuencia de muestreo de este tipo de ADC permite aplicaciones de alta frecuencia (normalmente en un rango de unos pocos GHz), como detección de radar , receptores de radio de banda ancha , equipos de prueba electrónicos y enlaces de comunicación óptica . Además, el ADC flash suele estar integrado en un gran CI que contiene muchas funciones de decodificación digital.
Además, puede estar presente un pequeño circuito ADC flash dentro de un bucle de modulación delta-sigma .
Los ADC Flash también se utilizan en la memoria flash NAND , donde se almacenan hasta 3 bits por celda como 8 niveles de voltaje en puertas flotantes.
