Parte trasera de la línea

Parte del proceso de fabricación utilizado para crear circuitos integrados.

El proceso BEOL deposita capas de metalización sobre el silicio para interconectar los dispositivos individuales generados durante FEOL (abajo).

Proceso de fabricación de CMOS

El back end of the line o back end of line ( BEOL ) es un proceso en la fabricación de dispositivos semiconductores que consiste en depositar capas de interconexión de metal sobre una oblea ya estampada con dispositivos. Es la segunda parte de la fabricación de circuitos integrados, después del front end of line (FEOL) . En BEOL, los dispositivos individuales (transistores, condensadores, resistencias, etc.) se conectan entre sí de acuerdo con cómo se deposita el cableado de metal.

Metalización

Los distintos dispositivos se conectan entre sí mediante la superposición alternada de capas de óxido (para fines de aislamiento) y capas de metal (para las pistas de interconexión). Las vías entre capas y las interconexiones en las distintas capas se forman mediante un proceso de estructuración. ^[1]

Los metales más comunes son el cobre y el aluminio . El BEOL generalmente comienza cuando se deposita la primera capa de metal sobre la oblea. El BEOL incluye contactos, capas aislantes ( dieléctricos ), niveles de metal y sitios de unión para conexiones de chip a paquete. Para los procesos de CI modernos, se pueden agregar más de 10 capas de metal en el BEOL.

Antes de 1998, prácticamente todos los chips utilizaban aluminio para las capas de interconexión metálica, mientras que hoy en día se utiliza mayoritariamente cobre. ^[2]

Pasos

Los pasos del BEOL son: ^{[1] [3]}

1. Silicidación de las regiones de fuente y drenaje y de la región de polisilicio .
2. Añadiendo un dieléctrico (la primera capa inferior es un dieléctrico premetálico (PMD) para aislar el metal del silicio y el polisilicio), se procesa mediante CMP .
3. Hacer agujeros en el PMD y hacer contactos en ellos.
4. Añadir capa de metal 1
5. Agregue un segundo dieléctrico, llamado dieléctrico intermetálico (IMD)
6. Realizar vías a través del dieléctrico para conectar el metal de menor tamaño con el de mayor tamaño. Las vías se rellenan mediante el proceso de CVD de metales .

   Repita los pasos 4 a 6 para obtener todas las capas de metal.

7. Añadir una capa de pasivación final para proteger el microchip.

Después de BEOL hay un "proceso de back-end" (también llamado post-fab), que no se realiza en la sala limpia, a menudo por una empresa diferente. Incluye prueba de obleas , pulido de obleas , separación de matrices , pruebas de matrices, empaquetado de CI y prueba final.

Véase también

• Parte delantera de la línea (FEOL)
• Circuito integrado
• Vidrio de fosfosilicato

Referencias

1. J. Lienig, J. Scheible (2020). "Cap. 2.9.4: BEOL: Conexión de dispositivos". Fundamentos del diseño de trazado para circuitos electrónicos. Springer. pág. 82. doi :10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. Número de identificación del sujeto  215840278.
2. "Arquitectura de interconexión de cobre".
3. Karen A. Reinhardt y Werner Kern (2008). Manual de tecnología de limpieza de obleas de silicio (2.ª ed.). William Andrew. pág. 202. ISBN 978-0-8155-1554-8.

Lectura adicional

• "Capítulo 11: Tecnología de back-end". Tecnología VLSI de silicio: fundamentos, práctica y modelado . Prentice Hall. 2000. págs. 681–786. ISBN 0-13-085037-3.
• "Capítulo 7.2.2: Integración de procesos CMOS: integración de back-end de la línea". CMOS: diseño, disposición y simulación de circuitos. Wiley-IEEE. 2010. págs. 199–208 [177–79]. ISBN 978-0-470-88132-3.
• "Capítulo 2: Conocimientos técnicos: del silicio a los dispositivos". Fundamentos del diseño de circuitos electrónicos, de Lienig, Scheible, Springer, doi :10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0 , 2020. p. 82 (2.9.4 BEOL: Conexión de dispositivos)