voltaje umbral

Voltaje mínimo de fuente a puerta para que un transistor de efecto de campo conduzca desde la fuente al drenaje

La característica de corriente-voltaje de un MOSFET de nanocables (izquierda, usando el eje y logarítmico) y una simulación de la densidad electrónica (derecha) formando un canal de inversión conductor que se conecta en el voltaje umbral de ~0,45 V. Por debajo de este voltaje fluye muy poca corriente.

El voltaje umbral , comúnmente abreviado como V _th o V _{GS (th)} , de un transistor de efecto de campo (FET) es el voltaje mínimo de puerta a fuente (V _GS ) que se necesita para crear una ruta conductora entre la fuente y terminales de drenaje. Es un factor de escala importante para mantener la eficiencia energética.

Cuando se hace referencia a un transistor de efecto de campo de unión (JFET), el voltaje umbral a menudo se denomina voltaje de pinzamiento . ^{[1] [2]} Esto es algo confuso ya que el pellizco aplicado al transistor de efecto de campo de puerta aislada (IGFET) se refiere al pellizco del canal que conduce al comportamiento de saturación actual bajo un alto sesgo de fuente-drenaje, aunque la corriente nunca está apagada. . A diferencia del pellizco , el término voltaje umbral no es ambiguo y se refiere al mismo concepto en cualquier transistor de efecto de campo.

Principios básicos

En los dispositivos en modo de mejora de canal n , no existe naturalmente un canal conductor dentro del transistor. Sin VGS _, los iones dopantes agregados al cuerpo del FET forman una región sin operadores móviles llamada región de agotamiento . Un V _GS positivo atrae electrones que flotan libremente dentro del cuerpo hacia la puerta. Pero se deben atraer suficientes electrones cerca de la puerta para contrarrestar los iones dopantes y formar un canal conductor. Este proceso se llama inversión . El canal conductor se conecta desde la fuente al drenaje en el voltaje umbral del FET . Incluso más electrones se atraen hacia la puerta a mayor VGS _, lo que amplía el canal.

Lo contrario es cierto para el transistor MOS de "modo de mejora" de canal p. Cuando V _GS = 0 el dispositivo está “OFF” y el canal está abierto/no conductor. La aplicación de un voltaje de puerta negativo al MOSFET de "modo de mejora" tipo p mejora la conductividad del canal al encenderlo.

Por el contrario, los dispositivos en modo de agotamiento de canal n tienen un canal conductor que existe naturalmente dentro del transistor. En consecuencia, el término voltaje umbral no se aplica fácilmente al encender dichos dispositivos, sino que se usa para indicar el nivel de voltaje al cual el canal es lo suficientemente ancho como para permitir que los electrones fluyan fácilmente. ^{[ cita necesaria ]} Este umbral de facilidad de flujo también se aplica a los dispositivos en modo de agotamiento del canal p , en los que un voltaje negativo de la compuerta al cuerpo/fuente crea una capa de agotamiento al alejar los orificios cargados positivamente del aislador de la compuerta/ interfaz semiconductora, dejando expuesta una región libre de portadores de iones aceptores inmóviles y cargados negativamente.

Para el transistor MOS de agotamiento de canal n, un V _GS negativo suficiente agotará (de ahí su nombre) el canal conductor de sus electrones libres, apagando el transistor. Del mismo modo, para un transistor MOS de "modo de agotamiento" de canal p, un voltaje de fuente de puerta positivo suficiente agotará el canal de sus orificios libres, apagándolo.

En los transistores planos anchos, el voltaje umbral es esencialmente independiente del voltaje drenaje-fuente (VDS ₎ y, por lo tanto, es una característica bien definida; sin embargo, es menos claro en los MOSFET modernos de tamaño nanométrico debido a la reducción de la barrera inducida por el drenaje .

En las figuras, la fuente (lado izquierdo) y el drenaje (lado derecho) están etiquetados con n+ para indicar regiones n fuertemente dopadas (azul). El dopante de la capa de agotamiento está etiquetado como N _A ^- para indicar que los iones en la capa de agotamiento (rosa) están cargados negativamente y hay muy pocos agujeros. En la masa (roja) el número de agujeros p = N _A hace que la carga en masa sea neutral.

Si el voltaje de la puerta está por debajo del voltaje umbral (figura de la izquierda), el transistor en "modo de mejora" se apaga e idealmente no hay corriente desde el drenaje a la fuente del transistor. De hecho, hay una corriente incluso para polarizaciones de puerta por debajo del umbral ( fuga subumbral ), aunque es pequeña y varía exponencialmente con la polarización de puerta. Por lo tanto, las hojas de datos especificarán el voltaje umbral de acuerdo con una cantidad de corriente mensurable específica (comúnmente 250 μA o 1 mA).

Si el voltaje de la puerta está por encima del voltaje umbral (figura de la derecha), el transistor en "modo de mejora" se enciende, debido a que hay muchos electrones en el canal en la interfaz óxido-silicio, lo que crea un canal de baja resistencia donde la carga puede fluir desde el drenaje hasta la fuente. Para tensiones significativamente superiores al umbral, esta situación se denomina inversión fuerte. El canal se estrecha cuando V _D > 0 porque la caída de voltaje debida a la corriente en el canal resistivo reduce el campo de óxido que soporta el canal a medida que se acerca al drenaje.

efecto cuerpo

El efecto del cuerpo es el cambio en el voltaje umbral en una cantidad aproximadamente igual al cambio en el voltaje fuente-masivo, porque el cuerpo influye en el voltaje umbral (cuando no está vinculado a la fuente). Puede considerarse como una segunda puerta y, a veces, se la denomina puerta trasera y, en consecuencia, el efecto del cuerpo a veces se denomina efecto de puerta trasera . ^[3] ${\displaystyle V_{SB}}$

Para un MOSFET nMOS en modo de mejora, el efecto del cuerpo sobre el voltaje umbral se calcula de acuerdo con el modelo de Shichman-Hodges, ^[4] que es preciso para nodos de proceso más antiguos, ^{[ se necesita aclaración ]} usando la siguiente ecuación:

${\displaystyle V_{TN}=V_{TO}+\gamma \left({\sqrt {\left|V_{SB}+2\phi _{F}\right|}}-{\sqrt {\left|2\phi _{F}\right|}}\right)}$

dónde;

${\displaystyle V_{TN}}$es el voltaje umbral cuando hay polarización del sustrato,

${\displaystyle V_{SB}}$es el sesgo fuente-sustrato cuerpo,

${\displaystyle 2\phi _{F}}$es el potencial superficial,

${\displaystyle V_{TO}}$es el voltaje umbral para polarización de sustrato cero,

${\displaystyle \gamma =\left(t_{ox}/\epsilon _{ox}\right){\sqrt {2q\epsilon _{\text{Si}}N_{A}}}}$es el parámetro del efecto corporal,

${\displaystyle t_{ox}}$es el espesor del óxido,

${\displaystyle \epsilon _{ox}}$es la permitividad del óxido ,

${\displaystyle \epsilon _{\text{Si}}}$es la permitividad del silicio,

${\displaystyle N_{A}}$es una concentración de dopaje,

${\displaystyle q}$es carga elemental

Dependencia del espesor del óxido.

En un nodo tecnológico determinado, como el proceso CMOS de 90 nm , el voltaje umbral depende de la elección del óxido y del espesor del óxido . Usando las fórmulas del cuerpo anteriores, es directamente proporcional a y , que es el parámetro para el espesor del óxido. ${\displaystyle V_{TN}}$ ${\displaystyle \gamma }$ ${\displaystyle t_{OX}}$

Por tanto, cuanto más fino sea el espesor del óxido, menor será el voltaje umbral. Aunque esto pueda parecer una mejora, no deja de tener un coste; porque cuanto más fino sea el espesor del óxido, mayor será la corriente de fuga por debajo del umbral a través del dispositivo. En consecuencia, la especificación de diseño para un espesor de óxido de puerta de 90 nm se estableció en 1 nm para controlar la corriente de fuga. ^[5] Este tipo de túnel, llamado túnel Fowler-Nordheim. ^[6]

${\displaystyle I_{fn}=C_{1}WL(E_{ox})^{2}e^{-{\frac {E_{0}}{E_{ox}}}}}$

dónde;

${\displaystyle C_{1}}$y son constantes, ${\displaystyle E_{0}}$

${\displaystyle E_{ox}}$es el campo eléctrico a través del óxido de la puerta.

Antes de reducir las características del diseño a 90 nm, una solución común a este problema era un enfoque de óxido dual para crear el espesor del óxido. Con una tecnología de proceso de 90 nm, en algunos casos se ha adoptado un enfoque de triple óxido. ^[7] Se utiliza un óxido fino estándar para la mayoría de los transistores, otro para las celdas del controlador de E/S y un tercero para las celdas de transistores de memoria y paso. Estas diferencias se basan exclusivamente en las características del espesor del óxido en el voltaje umbral de las tecnologías CMOS.

Dependencia de la temperatura

Al igual que en el caso del espesor del óxido que afecta el voltaje umbral, la temperatura tiene un efecto sobre el voltaje umbral de un dispositivo CMOS. Ampliando parte de la ecuación en la sección de efectos corporales.

${\displaystyle \phi _{F}=\left({\frac {kT}{q}}\right)\ln {\left({\frac {N_{A}}{n_{i}}}\right)}}$

dónde;

${\displaystyle \phi _{F}}$es la mitad del potencial de contacto,

${\displaystyle k}$es la constante de Boltzmann ,

${\displaystyle T}$es la temperatura,

${\displaystyle q}$es la carga elemental ,

${\displaystyle N_{A}}$es un parámetro de dopaje,

${\displaystyle n_{i}}$es el parámetro de dopaje intrínseco del sustrato.

Vemos que el potencial superficial tiene una relación directa con la temperatura. Mirando arriba, que el voltaje umbral no tiene una relación directa pero tampoco es independiente de los efectos. Esta variación suele estar entre −4 mV/K y −2 mV/K dependiendo del nivel de dopaje. ^[8] Para un cambio de 30 °C, esto da como resultado una variación significativa del parámetro de diseño de 500 mV comúnmente utilizado para el nodo tecnológico de 90 nm.

Dependencia de la fluctuación aleatoria de dopantes.

La fluctuación aleatoria de dopantes (RDF) es una forma de variación del proceso resultante de la variación en la concentración de impurezas implantadas. En los transistores MOSFET, el RDF en la región del canal puede alterar las propiedades del transistor, especialmente el voltaje umbral. En las tecnologías de proceso más nuevas, el RDF tiene un efecto mayor porque el número total de dopantes es menor. ^[9]

Se están llevando a cabo trabajos de investigación para suprimir la fluctuación dopante que provoca la variación del voltaje umbral entre dispositivos que se someten al mismo proceso de fabricación. ^[10]

Ver también

• operación MOSFET
• Modulación de longitud de canal
• CMOS multiumbral

Referencias

1. "Transistor de efecto de campo de unión (JFET)" (PDF) . ETEE3212 Notas de la conferencia . Esto se denomina voltaje de umbral o pellizco y ocurre en v _GS = V _GS(OFF) .
2. Sedra, Adel S.; Smith, Kenneth C. "5.11 EL TRANSISTOR DE EFECTO DE CAMPO DE UNIÓN (JFET)" (PDF) . Circuitos Microelectrónicos . Para los JFET, el voltaje umbral se denomina voltaje de pellizco y se denota como _VP .
3. Marco Delaurenti, tesis doctoral, Técnicas de diseño y optimización de circuitos VLSI de alta velocidad (1999)) Archivado el 10 de noviembre de 2014 en Wayback Machine.
4. Informe NanoDotTek NDT14-08-2007, 12 de agosto de 2007
5. Sugii, Watanabe y Sugatani. Diseño de transistores para generación de 90 nm y más allá. (2002)
6. SM Sze, Física de dispositivos semiconductores , segunda edición, Nueva York: Wiley and Sons, 1981, págs.
7. Anil Telikepalli, Xilinx Inc, Consideraciones de energía al diseñar con FPGA de 90 nm (2005))[1]
8. Weste y Eshraghian, Principios del diseño CMOS VLSI: una perspectiva de sistemas , segunda edición, (1993) págs.48 ISBN 0-201-53376-6 
9. Asenov, A. Huang,Reducción de voltaje umbral inducida por dopantes aleatorios y fluctuaciones en MOSFET inferiores a 0,1 μm: un estudio de simulación "atómico" tridimensional, Electron Devices, IEEE Transactions, 45, Número: 12
10. Asenov, A. Huang,Supresión de fluctuaciones aleatorias de voltaje umbral inducidas por dopantes en MOSFET de menos de 0,1 μm con canales epitaxiales y dopados con δ, dispositivos electrónicos, IEEE Transactions, 46, edición: 8

enlaces externos

• Conferencia en línea sobre: ​​voltaje umbral y capacitancias MOSFET por el Dr. Lundstrom