El NVAX es un microprocesador CMOS desarrollado y producido por Digital Equipment Corporation (DEC) que implementó la arquitectura de conjunto de instrucciones (ISA) VAX . Una variante del NVAX, el NVAX+, se diferenciaba en la interfaz de bus y la memoria caché externa compatible, pero por lo demás era idéntico en cuanto a microarquitectura. El NVAX+ fue diseñado para tener el mismo bus que el DECchip 21064 , lo que permite un reemplazo directo.
El NVAX y el NVAX+ se utilizaron en los últimos modelos de sistemas VAX lanzados en 1991, como el MicroVAX 3100 , VAXstation 4000 , VAX 4000 , VAX 6000 , VAX 7000/10000 y VAXft . Aunque Digital actualizó el diseño a principios de los años 90, los procesadores y la propia plataforma VAX fueron finalmente reemplazados por la introducción del DECchip 21064 , una implementación de la arquitectura Alpha (en aquel entonces Alpha AXP), y los sistemas resultantes en noviembre de 1992.
El NVAX se ofrecía a distintas velocidades de reloj: 83,3 MHz (12 ns), 71 MHz (14 ns) y 62,5 MHz (16 ns), mientras que el NVAX+ funcionaba a una frecuencia de 90,9 MHz (11 ns). El NVAX ofrecía unas 25 unidades de rendimiento VAX (VUP), mientras que el NVAX+ ofrecía aproximadamente 35 VUP. Esto era apenas un poco menos que las aproximadamente 40 VUP del mainframe VAX 9000 , pero estaba disponible en un formato de escritorio.
El último modelo de la serie fue el NVAX++, o NV5, que ofrecía 50 VUP. Este fue el último procesador VAX; DEC había optado por el DEC Alpha después de ese momento.
El NVAX contenía 1,3 millones de transistores en una matriz de 16,2 x 14,6 mm (236,52 mm²). La matriz se fabricó mediante el proceso CMOS de cuarta generación de Digital, CMOS-4, un proceso de 0,75 μm con tres capas de interconexión de aluminio . El NVAX está empaquetado en una matriz de rejilla de 339 pines . El NVAX se ofrecía a una variedad de velocidades de reloj, 83,3 MHz (12 ns), 71 MHz (14 ns) y 62,5 MHz (16 ns), mientras que el NVAX+ funciona a una frecuencia de 90,9 MHz (11 ns). El NVAX ofrecía alrededor de 25 unidades de rendimiento VAX (VUP).
El NVAX+, presentado al mismo tiempo, era idéntico en cuanto al diseño del procesador, pero utilizaba un bus y un sistema de caché diferentes y su conexión externa era una matriz de 431 pines. Estos eran idénticos a los del Alpha, lo que permitía actualizar una máquina NVAX+ a una Alpha simplemente cambiando la CPU. Estos cambios también le permitían funcionar con un rendimiento ligeramente superior, y el NVAX+ funcionaba a aproximadamente 35 VUP. Esto era solo un poco menos que los aproximadamente 40 VUP del mainframe VAX 9000 .
En 1994, se introdujo el NVAX++ (también conocido como NV5) en los sistemas VAX 7000 Model 7x0 y VAX 10000 Model 7x0. Operaba a 133 MHz (7,5 ns) y se fabricaba con el proceso CMOS de quinta generación de Digital, CMOS-5, un proceso de 0,50 μm. Mejoró el rendimiento a 50 VUP. En 1996, se introdujo un NV5 de 170,9 MHz, utilizado en el VAX 7000/10000 Model 8x0.
El NVAX está dividido en cinco unidades semiautónomas: I-box, E-box, F-box, M-box y C-box. El NVAX está macrocanalizado. Varias macroinstrucciones VAX son procesadas en paralelo por unidades autónomas, que tienen sus propias microcanalizaciones.
La I-box recupera y decodifica las instrucciones VAX. También contiene la caché de instrucciones virtuales (VIC) de mapeo directo de 2 KB y la tabla de historial de bifurcaciones de 512 entradas por 4 bits. La I-box tenía como objetivo recuperar ocho bytes de datos de instrucciones de la VIC durante cada ciclo.
La E-box ejecuta la mayoría de las instrucciones que no son de punto flotante. Está controlada por microcódigo de un almacén de control de 1600 palabras con capacidad para aplicar parches a 20 palabras.
La F-box ejecuta instrucciones de punto flotante, así como instrucciones de multiplicación de números enteros de 32 bits. Tiene un pipeline de multiplicación de números enteros y de punto flotante de cuatro etapas y un divisor de punto flotante sin pipeline.