En electrónica digital , un decodificador de direcciones es un decodificador binario que tiene dos o más entradas para bits de dirección y una o más salidas para señales de selección de dispositivos. [1] Cuando la dirección de un dispositivo en particular aparece en las entradas de dirección, el decodificador afirma la salida de selección para ese dispositivo. Se puede incorporar un decodificador de dirección de salida única dedicado a cada dispositivo en un bus de direcciones, o un decodificador de dirección única puede servir a múltiples dispositivos. [2]
Un decodificador de dirección única con n bits de entrada de dirección puede servir hasta 2 n dispositivos. Varios miembros de la serie 7400 de circuitos integrados se pueden utilizar como decodificadores de direcciones. Por ejemplo, cuando se utiliza como decodificador de direcciones, el 74154 [3] proporciona cuatro entradas de direcciones y dieciséis (es decir, 2 4 ) salidas de selector de dispositivo. Un decodificador de direcciones es un uso particular de un circuito decodificador binario conocido como " demultiplexor " o "demux" (el 74154 se llama comúnmente "demultiplexor de 4 a 16"), que tiene muchos otros usos además de la decodificación de direcciones.
Los decodificadores de direcciones son bloques de construcción fundamentales para los sistemas que utilizan buses . Están representados en todas las familias y procesos de circuitos integrados y en todas las bibliotecas estándar FPGA y ASIC . Se analizan en libros de texto de introducción al diseño de lógica digital. [1]
Un decodificador de direcciones es un componente de uso común en microelectrónica que se utiliza para seleccionar celdas de memoria en dispositivos de memoria direccionables aleatoriamente.
Una celda de memoria de este tipo consta de un número fijo de elementos de memoria o bits. El decodificador de direcciones está conectado a un bus de direcciones y lee la dirección creada allí. Utilizando una lógica de conmutación especial, utiliza esta dirección para calcular a qué celda de memoria se debe acceder. Luego selecciona esa celda seleccionándola a través de una línea de control especial. Esta línea también se conoce como línea de selección. En las memorias dinámicas ( DRAM ), hay líneas de selección de filas y columnas en la matriz de la memoria, que están controladas por decodificadores de direcciones integrados en el chip.
Dependiendo del tipo de decodificador, la lógica utilizada para seleccionar la celda de memoria puede, en determinadas circunstancias, ser programable.
También se utiliza un decodificador de direcciones para seleccionar el apropiado entre múltiples módulos de memoria o chips de memoria cuando el bus de direcciones del sistema del procesador proporciona una dirección particular.
Para ello, los módulos de memoria o chips de memoria disponen de entradas de selección, normalmente denominadas pin de selección de chip (CS) o pin de habilitación de chip (CE). Estas entradas suelen tener una función lógica negativa ( CS o CE ), es decir. Se selecciona H. con un cero lógico adyacente (nivel de tensión bajo).
El decodificador de direcciones utiliza la lógica combinatoria diferente para colocar los módulos o chips de memoria en el espacio de direcciones de un procesador. Los módulos de memoria suelen tener una capacidad menor que el espacio de direcciones. En la mayoría de los casos se pueden utilizar varios módulos, aunque su estructura sea completamente idéntica. Hay que tener en cuenta que difieren en el rango de direcciones.