En la automatización del diseño electrónico , un plano de un circuito integrado es una representación esquemática de la ubicación tentativa de sus principales bloques funcionales.
En el proceso de diseño electrónico moderno, los planos de planta se crean durante la etapa de diseño, una etapa temprana en el enfoque jerárquico del diseño de circuitos integrados .
Dependiendo de la metodología de diseño que se siga, la definición real de un plano puede diferir.
La planificación del piso tiene en cuenta algunas de las limitaciones geométricas de un diseño. Aquí hay unos ejemplos:
En algunos enfoques, el plano puede ser una partición de toda el área del chip en rectángulos alineados con ejes que serán ocupados por bloques de CI. Esta partición está sujeta a varias restricciones y requisitos de optimización: área de bloque, relaciones de aspecto , medida total estimada de interconexiones, etc.
Encontrar buenos planos de planta ha sido un área de investigación en optimización combinatoria . La mayoría de los problemas relacionados con la búsqueda de planos de planta óptimos son NP-difíciles , es decir, requieren vastos recursos computacionales. Por lo tanto, el enfoque más común es utilizar diversas heurísticas de optimización para encontrar buenas soluciones.
Otro enfoque es restringir la metodología de diseño a ciertas clases de planos, como los planos rebanables.
Un plano de planta rebanable es un plano que se puede definir de forma recursiva como se describe a continuación. [1]
Los planos de planta divisibles se han utilizado en varias de las primeras herramientas de automatización de diseño electrónico [1] por varias razones. Los planos de planta rebanables pueden representarse convenientemente mediante árboles binarios (más específicamente, k -d árboles ), que corresponden al orden de corte. Más importante aún, una serie de problemas NP-difíciles con planos de planta tienen algoritmos de tiempo polinomiales cuando se restringen a planos de planta divisibles. [2]