En los circuitos integrados (CI), las interconexiones son estructuras que conectan eléctricamente dos o más elementos del circuito (como transistores). El diseño y disposición de las interconexiones en un IC es vital para su correcto funcionamiento, rendimiento, eficiencia energética, confiabilidad y rendimiento de fabricación . El material del que están hechas las interconexiones depende de muchos factores. Es necesaria la compatibilidad química y mecánica con el sustrato semiconductor y el dieléctrico entre los niveles de interconexión; de lo contrario, se necesitan capas de barrera. También se requiere idoneidad para la fabricación; Algunas químicas y procesos impiden la integración de materiales y procesos unitarios en una tecnología (receta) más amplia para la fabricación de circuitos integrados. En la fabricación, las interconexiones se forman al final de la línea después de la fabricación de los transistores en el sustrato.
Las interconexiones se clasifican en interconexiones locales o globales dependiendo de la distancia de propagación de la señal que es capaz de soportar. El ancho y el grosor de la interconexión, así como el material del que está hecha, son algunos de los factores importantes que determinan la distancia a la que se puede propagar una señal. Las interconexiones locales conectan elementos del circuito que están muy juntos, como transistores separados por una decena de otros transistores dispuestos contiguamente. Las interconexiones globales pueden transmitir más lejos, por ejemplo a través de subcircuitos de área grande. En consecuencia, las interconexiones locales pueden formarse a partir de materiales con una resistividad eléctrica relativamente alta , como el silicio policristalino (a veces silicidado para ampliar su alcance) o el tungsteno . Para ampliar la distancia que puede alcanzar una interconexión, se pueden insertar varios circuitos, como amortiguadores o restauradores, en varios puntos a lo largo de una interconexión larga.
Las propiedades geométricas de una interconexión son ancho, espesor, espaciado (la distancia entre una interconexión y otra en el mismo nivel), paso (la suma del ancho y el espaciado) y relación de aspecto, o AR, (el espesor dividido por el ancho). ). El ancho, el espaciado, el AR y, en última instancia, el paso, están restringidos en sus valores mínimo y máximo por reglas de diseño que garantizan que la interconexión (y por lo tanto el IC) pueda fabricarse con la tecnología seleccionada con un rendimiento razonable. El ancho está restringido para garantizar que las interconexiones de ancho mínimo no sufran roturas, y las interconexiones de ancho máximo se pueden planarizar mediante pulido mecánico químico (CMP). El espaciado está limitado para garantizar que las interconexiones adyacentes puedan fabricarse sin ningún puente de material conductor. El grosor está determinado únicamente por la tecnología y la relación de aspecto, por el ancho elegido y el grosor establecido. En las tecnologías que admiten múltiples niveles de interconexiones, cada grupo de niveles contiguos, o cada nivel, tiene su propio conjunto de reglas de diseño.
Antes de la introducción de CMP para planarizar capas de CI, las interconexiones tenían reglas de diseño que especificaban anchos y espacios mínimos mayores que el nivel inferior para garantizar que la topología aproximada de la capa subyacente no causara roturas en la interconexión formada en la parte superior. La introducción de CMP ha hecho posibles geometrías más finas.
La RA es un factor importante. En las tecnologías que forman estructuras de interconexión con procesos convencionales, la AR se limita a garantizar que el grabado que crea la interconexión y la deposición dieléctrica que llena los vacíos entre las interconexiones con dieléctrico se puedan realizar con éxito. En aquellas que forman estructuras de interconexión con procesos damasquinados, la AR debe permitir el grabado exitoso de las zanjas, la deposición del metal de barrera (si es necesario) y el material de interconexión.
El diseño de las interconexiones está aún más restringido por las reglas de diseño que se aplican a los conjuntos de interconexiones. Para un área determinada, las tecnologías que dependen de CMP tienen reglas de densidad para garantizar que todo el CI tenga una variación aceptable en la densidad de interconexión. Esto se debe a que la velocidad a la que CMP elimina material depende de las propiedades del material, y grandes variaciones en la densidad de interconexión pueden dar como resultado grandes áreas de dieléctrico que pueden desviarse, lo que resulta en una planaridad deficiente. Para mantener una densidad aceptable, se insertan interconexiones ficticias (o cables ficticios ) en regiones con densidad de interconexión adicional.
Históricamente, las interconexiones se enrutaban en líneas rectas y podían cambiar de dirección utilizando secciones alineadas a 45° de la dirección de viaje. A medida que las geometrías de las estructuras de circuitos integrados se hicieron más pequeñas, para obtener rendimientos aceptables, se impusieron restricciones en la dirección de interconexión. Inicialmente, sólo las interconexiones globales estaban sujetas a restricciones; se hicieron para correr en líneas rectas alineadas de este a oeste o de norte a sur. Para permitir un enrutamiento fácil, niveles alternativos de interconexión se ejecutaban en la misma alineación, de modo que los cambios de dirección se lograban conectándose a un nivel inferior o superior de interconexión a través de una vía. Las interconexiones locales, especialmente las de nivel más bajo (generalmente polisilicio), podrían asumir una combinación más arbitraria de opciones de enrutamiento para lograr una mayor densidad de empaquetamiento.
En los circuitos integrados de silicio , el semiconductor más utilizado en los circuitos integrados, las primeras interconexiones se hicieron de aluminio. El aluminio era un material ideal para las interconexiones debido a su facilidad de deposición y buena adherencia al silicio y al dióxido de silicio. Todas las interconexiones se depositan mediante métodos de deposición física de vapor o deposición química de vapor . Originalmente fueron modelados mediante grabado húmedo y, más tarde, mediante diversas técnicas de grabado seco .
Inicialmente, se utilizó aluminio puro, pero en la década de 1970, la compatibilidad del sustrato, los picos en las uniones y las preocupaciones por la confiabilidad (principalmente relacionadas con la electromigración ) obligaron al uso de aleaciones a base de aluminio que contenían silicio, cobre o ambos. A finales de la década de 1990, la alta resistividad del aluminio, junto con los estrechos anchos de las estructuras de interconexión forzados por la continua reducción del tamaño de las características, dieron como resultado una resistencia prohibitivamente alta en las estructuras de interconexión. Esto obligó a sustituir el aluminio por interconexiones de cobre .
En los circuitos integrados de arseniuro de galio (GaAs), que se han utilizado principalmente en dominios de aplicación (por ejemplo, circuitos integrados de microondas monolíticos ) diferentes a los del silicio, el material predominante utilizado para las interconexiones es el oro .
Para reducir la penalización por retraso causada por la capacitancia parásita , el material dieléctrico utilizado para aislar las interconexiones adyacentes y las interconexiones en diferentes niveles (el dieléctrico entre niveles [ILD]) debe tener una constante dieléctrica lo más cercana posible a 1. Una clase de tales materiales, los dieléctricos de bajo κ , se introdujeron a finales de los años 1990 y principios de los años 2000 para este propósito. A partir de enero de 2019, los materiales más avanzados reducen la constante dieléctrica a niveles muy bajos mediante estructuras muy porosas o mediante la creación de importantes bolsas de aire o vacío (air gap dieléctrico). Estos materiales a menudo tienen baja resistencia mecánica y, como resultado, están restringidos al nivel o niveles más bajos de interconexión. La alta densidad de interconexiones en los niveles inferiores, junto con el espacio mínimo, ayuda a soportar las capas superiores. Intel introdujo el dieléctrico de espacio de aire en su tecnología de 14 nm en 2014.
Los circuitos integrados con circuitos complejos requieren múltiples niveles de interconexión para formar circuitos que tengan un área mínima. A partir de 2018, los circuitos integrados más complejos pueden tener más de 15 capas de interconexión. Cada nivel de interconexión está separado entre sí por una capa de dieléctrico. Para realizar conexiones verticales entre interconexiones en diferentes niveles, se utilizan vías . Las capas superiores de un chip tienen las capas metálicas más gruesas, anchas y separadas, lo que hace que los cables de esas capas tengan la menor resistencia y la constante de tiempo RC más pequeña , por lo que se utilizan para redes de distribución de energía y reloj . Las capas metálicas inferiores del chip, las más cercanas a los transistores, tienen cables delgados, estrechos y muy apretados, que se utilizan sólo para la interconexión local. Agregar capas puede mejorar potencialmente el rendimiento, pero agregar capas también reduce el rendimiento y aumenta los costos de fabricación. [1] Los circuitos integrados con una sola capa de metal generalmente usan la capa de polisilicio para "saltar" cuando una señal necesita cruzar otra señal.
El proceso utilizado para formar condensadores DRAM crea una superficie rugosa y montañosa, lo que dificulta agregar capas de interconexión metálica y aún así mantener un buen rendimiento.
En 1998, los procesos DRAM de última generación tenían cuatro capas metálicas, mientras que los procesos lógicos de última generación tenían siete capas metálicas. [2]
En 2002, era común tener cinco o seis capas de interconexión metálica. [3]
En 2009, la DRAM de 1 Gbit normalmente tenía tres capas de interconexión metálica; tungsteno para la primera capa y aluminio para las capas superiores. [4] [5]