La integridad de la señal o SI es un conjunto de medidas de la calidad de una señal eléctrica . En electrónica digital , un flujo de valores binarios se representa mediante una forma de onda de voltaje (o corriente). Sin embargo, las señales digitales son fundamentalmente de naturaleza analógica y todas las señales están sujetas a efectos como ruido , distorsión y pérdida. En distancias cortas y con velocidades de bits bajas, un simple conductor puede transmitir esto con suficiente fidelidad. A velocidades de bits altas y en distancias más largas o a través de diversos medios, varios efectos pueden degradar la señal eléctrica hasta el punto en que se producen errores y el sistema o dispositivo falla. La ingeniería de integridad de la señal es la tarea de analizar y mitigar estos efectos. Es una actividad importante en todos los niveles del empaquetado y ensamblaje de productos electrónicos, desde las conexiones internas de un circuito integrado (IC), [1] hasta el paquete , la placa de circuito impreso (PCB), el backplane y las conexiones entre sistemas. [2] Si bien hay algunos temas comunes en estos distintos niveles, también hay consideraciones prácticas, en particular el tiempo de vuelo de interconexión versus el período de bits, que causan diferencias sustanciales en el enfoque de la integridad de la señal para las conexiones en chip versus las de chip a chip. -Conexiones de chips.
Algunos de los principales problemas de integridad de la señal son el timbre , la diafonía , el rebote del suelo , la distorsión , la pérdida de señal y el ruido de la fuente de alimentación .
La integridad de la señal implica principalmente el rendimiento eléctrico de los cables y otras estructuras de embalaje utilizadas para mover las señales dentro de un producto electrónico. Este rendimiento es una cuestión de física básica y, como tal, se ha mantenido relativamente sin cambios desde el inicio de la señalización electrónica. El primer cable telegráfico transatlántico sufrió graves problemas de integridad de la señal , y el análisis de los problemas produjo muchas de las herramientas matemáticas que todavía se utilizan hoy en día para analizar los problemas de integridad de la señal, como las ecuaciones del telégrafo . Productos tan antiguos como la central telefónica de barra transversal de Western Electric (alrededor de 1940), basada en el relé de resorte de alambre, sufrieron casi todos los efectos que se ven hoy en día: el timbre, la diafonía, el rebote del suelo y el ruido de la fuente de alimentación que afectan a los productos digitales modernos.
En las placas de circuito impreso, la integridad de la señal se convirtió en una seria preocupación cuando los tiempos de transición (subida y bajada) de las señales comenzaron a ser comparables al tiempo de propagación en todos los ámbitos. En términos generales, esto suele ocurrir cuando las velocidades del sistema superan unas pocas decenas de MHz. Al principio, sólo algunas de las señales más importantes, o de mayor velocidad, necesitaban un análisis o diseño detallado. A medida que aumentaban las velocidades, una fracción cada vez mayor de señales necesitaba prácticas de diseño y análisis SI. En los diseños de circuitos modernos (> 100 MHz), esencialmente todas las señales deben diseñarse teniendo en cuenta el SI.
Para los circuitos integrados, el análisis SI se volvió necesario como efecto de reglas de diseño reducidas. En los primeros días de la era VLSI moderna, el diseño y disposición de circuitos de chips digitales eran procesos manuales. Desde entonces , el uso de la abstracción y la aplicación de técnicas de síntesis automática han permitido a los diseñadores expresar sus diseños utilizando lenguajes de alto nivel y aplicar un proceso de diseño automatizado para crear diseños muy complejos, ignorando en gran medida las características eléctricas de los circuitos subyacentes. Sin embargo, las tendencias de escala (ver la ley de Moore ) hicieron que los efectos eléctricos volvieran a estar en primer plano en los nodos tecnológicos recientes. Con una escala de la tecnología por debajo de 0,25 μm, los retrasos en los cables se han vuelto comparables o incluso mayores que los retrasos en las puertas. Como resultado, era necesario considerar los retrasos en los cables para lograr el cierre del tiempo . En las tecnologías nanométricas de 0,13 μm y menos, las interacciones no deseadas entre señales (por ejemplo, diafonía) se convirtieron en una consideración importante para el diseño digital. En estos nodos tecnológicos, no se puede garantizar el rendimiento y la corrección de un diseño sin considerar los efectos del ruido.
La mayor parte de este artículo trata sobre SI en relación con la tecnología electrónica moderna, en particular el uso de circuitos integrados y tecnología de placas de circuito impreso . Sin embargo, los principios del SI no son exclusivos de la tecnología de señalización utilizada. La SI existió mucho antes de la llegada de cualquiera de estas tecnologías y seguirá existiendo mientras persistan las comunicaciones electrónicas.
Los problemas de integridad de la señal en los circuitos integrados (CI) modernos pueden tener muchas consecuencias drásticas para los diseños digitales:
El costo de estas fallas es muy alto e incluye costos de fotomáscara , costos de ingeniería y costos de oportunidad debido al retraso en la introducción del producto. Por ello, se han desarrollado herramientas de automatización del diseño electrónico (EDA) para analizar, prevenir y corregir estos problemas. [1] En los circuitos integrados , o IC, la principal causa de los problemas de integridad de la señal es la diafonía . En las tecnologías CMOS , esto se debe principalmente a la capacitancia de acoplamiento , pero en general puede ser causado por inductancia mutua , acoplamiento de sustrato , operación de puerta no ideal y otras fuentes. Las correcciones normalmente implican cambiar los tamaños de los controladores y/o el espaciado de los cables.
En los circuitos analógicos, los diseñadores también se preocupan por el ruido que surge de fuentes físicas, como el ruido térmico , el ruido de parpadeo y el ruido de disparo . Estas fuentes de ruido, por un lado, presentan un límite inferior a la señal más pequeña que se puede amplificar y, por otro lado, definen un límite superior a la amplificación útil.
En los circuitos integrados digitales, el ruido en una señal de interés surge principalmente de los efectos de acoplamiento de la conmutación de otras señales. El aumento de la densidad de interconexión ha llevado a que cada cable tenga vecinos que estén físicamente más cerca entre sí, lo que genera una mayor diafonía entre redes vecinas. A medida que los circuitos han seguido reduciéndose de acuerdo con la ley de Moore , varios efectos han conspirado para empeorar los problemas de ruido:
Estos efectos han aumentado las interacciones entre señales y disminuido la inmunidad al ruido de los circuitos CMOS digitales. Esto ha llevado a que el ruido sea un problema importante para los circuitos integrados digitales que todo diseñador de chips digitales debe considerar antes de grabarlos . Hay varias preocupaciones que deben mitigarse:
Normalmente, un diseñador de circuitos integrados seguiría los siguientes pasos para la verificación del SI:
Las herramientas modernas de integridad de señal para el diseño de circuitos integrados realizan todos estos pasos automáticamente, produciendo informes que dan al diseño un certificado de buena salud o una lista de problemas que deben solucionarse. Sin embargo, estas herramientas generalmente no se aplican en todo un IC, sino sólo en señales de interés seleccionadas.
Una vez que se encuentra un problema, se debe solucionar. Las soluciones típicas para los problemas de IC en el chip incluyen:
Es posible que cada una de estas correcciones cause otros problemas. Este tipo de cuestiones deben abordarse como parte de los flujos de diseño y del cierre del diseño . Volver a analizar después de los cambios de diseño es una medida prudente.
La terminación en matriz (ODT) o impedancia controlada digitalmente (DCI [4] ) es la tecnología en la que la resistencia de terminación para la adaptación de impedancia en líneas de transmisión se ubica dentro de un chip semiconductor, en lugar de un dispositivo discreto separado montado en una placa de circuito. La cercanía de la terminación del receptor acorta el tramo entre los dos, mejorando así la integridad general de la señal.
Para conexiones por cable, es importante comparar el tiempo de vuelo de la interconexión con el período de bits para decidir si se necesita una conexión con impedancia igualada o no igualada.
El tiempo de vuelo del canal (retraso) de la interconexión es aproximadamente 1 ns por 15 cm ( 6 pulgadas ) de línea de franja FR-4 (la velocidad de propagación depende del dieléctrico y la geometría). [5] Los reflejos de pulsos anteriores en caso de desajustes de impedancia disminuyen después de algunos rebotes hacia arriba y hacia abajo en la línea (es decir, en el orden del tiempo de vuelo). A velocidades de bits bajas, los ecos se apagan por sí solos y, a mitad del pulso, no son una preocupación. La adaptación de impedancia no es necesaria ni deseable. Hay muchos tipos de placas de circuito distintos del FR-4, pero normalmente son más costosos de fabricar.
La suave tendencia hacia tasas de bits más altas se aceleró dramáticamente en 2004, con la introducción por parte de Intel del estándar PCI-Express . Siguiendo este ejemplo, la mayoría de los estándares de conexión de chip a chip experimentaron un cambio arquitectónico de buses paralelos a enlaces serializador/deserializador ( SERDES ) llamados "carriles". Dichos enlaces en serie eliminan la desviación del reloj del bus paralelo y reducen el número de trazas y los efectos de acoplamiento resultantes, pero estas ventajas tienen el costo de un gran aumento en la velocidad de bits en las líneas y períodos de bits más cortos.
A velocidades de datos multigigabit/s, los diseñadores de enlaces deben considerar las reflexiones en los cambios de impedancia (por ejemplo, cuando las trazas cambian de nivel en las vías , consulte Líneas de transmisión ), el ruido inducido por conexiones vecinas densamente pobladas ( diafonía ) y la atenuación de alta frecuencia causada por el efecto piel. en la traza del metal y la tangente de pérdida dieléctrica. Ejemplos de técnicas de mitigación para estos deterioros son el rediseño de la geometría de la vía para garantizar una coincidencia de impedancia, el uso de señalización diferencial y filtrado de preénfasis , respectivamente. [6] [7]
A estas nuevas velocidades de bits multigigabit/s, el período de bits es más corto que el tiempo de vuelo; Los ecos de pulsos anteriores pueden llegar al receptor encima del pulso principal y corromperlo. En ingeniería de comunicaciones, esto se denomina interferencia entre símbolos (ISI). En ingeniería de integridad de señales, esto generalmente se denomina cierre ocular (una referencia al desorden en el centro de un tipo de trazo de osciloscopio llamado diagrama de ojo). Cuando el período de bit es más corto que el tiempo de vuelo, es crucial eliminar las reflexiones utilizando técnicas clásicas de microondas, como hacer coincidir la impedancia eléctrica del transmisor con la interconexión, las secciones de interconexión entre sí y la interconexión con el receptor. Terminación con una fuente o carga es sinónimo de coincidencia en los dos extremos. La impedancia de interconexión que se puede seleccionar está limitada por la impedancia del espacio libre ( ~377 Ω ), un factor de forma geométrica y por la raíz cuadrada de la constante dieléctrica relativa del relleno de línea de banda (típicamente FR-4, con una constante dieléctrica relativa de ~4). Juntas, estas propiedades determinan la impedancia característica de la traza . 50 Ω es una opción conveniente para líneas de un solo extremo, [8] y 100 ohm para diferencial.
Como consecuencia de la baja impedancia requerida para la coincidencia, las trazas de señal de PCB transportan mucha más corriente que sus contrapartes en el chip. Esta corriente más grande induce diafonía principalmente en modo magnético o inductivo en lugar de modo capacitivo. Para combatir esta diafonía, los diseñadores de PCB digitales deben ser muy conscientes no solo de la ruta de señal prevista para cada señal, sino también de la ruta de retorno de la corriente de señal para cada señal. La señal en sí y su ruta de corriente de señal de retorno son igualmente capaces de generar diafonía inductiva. Los pares de trazas diferenciales ayudan a reducir estos efectos.
Una tercera diferencia entre la conexión en chip y de chip a chip tiene que ver con el tamaño de la sección transversal del conductor de señal, es decir, que los conductores de PCB son mucho más grandes (normalmente 100 μm o más de ancho). Por lo tanto, las pistas de PCB tienen una resistencia en serie pequeña (normalmente 0,1 Ω/cm) en CC. Sin embargo, el componente de alta frecuencia del pulso se ve atenuado por una resistencia adicional debido al efecto superficial y la tangente de pérdida dieléctrica asociada con el material de PCB.
El principal desafío a menudo depende de si el proyecto es una aplicación de consumo basada en costos o una aplicación de infraestructura basada en el rendimiento. [9] Suelen requerir una verificación exhaustiva posterior al diseño (usando un simulador EM ) y una optimización del diseño previo al diseño (usando SPICE y un simulador de canal), respectivamente.
Los niveles de ruido en una traza/red dependen en gran medida de la topología de enrutamiento seleccionada. En una topología punto a punto, la señal se enruta desde el transmisor directamente al receptor (esto se aplica en PCIe , RapidIO , Gigabit Ethernet , DDR2 / DDR3 / DDR4 DQ/DQS, etc.). Una topología punto a punto tiene la menor cantidad de problemas SI, ya que las líneas T no introducen grandes coincidencias de impedancia (una división bidireccional de una traza).
Para interfaces donde se reciben varios paquetes desde la misma línea (por ejemplo, con una configuración de backplane), la línea debe dividirse en algún punto para dar servicio a todos los receptores. Se considera que se producen algunos cortes y desajustes de impedancia. Las interfaces multipaquete incluyen B LVDS , banco DDR2/DDR3/DDR4 C/A, RS485 y CAN Bus . Hay dos topologías principales de paquetes múltiples: árbol y sobrevuelo.
Existen herramientas EDA de propósito especial [12] que ayudan al ingeniero a realizar todos estos pasos en cada señal de un diseño, señalando problemas o verificando que el diseño esté listo para su fabricación. Al seleccionar qué herramienta es mejor para una tarea particular, se deben considerar las características de cada una, como capacidad (cuántos nodos o elementos), rendimiento (velocidad de simulación), precisión (qué tan buenos son los modelos), convergencia (qué tan bueno es el solucionador). ), capacidad (no lineal versus lineal, dependiente de la frecuencia versus independiente de la frecuencia, etc.) y facilidad de uso.
Un diseñador de paquetes de circuitos integrados o PCB elimina los problemas de integridad de la señal mediante estas técnicas:
Es posible que cada una de estas correcciones cause otros problemas. Este tipo de cuestiones deben abordarse como parte de los flujos de diseño y del cierre del diseño .
{{cite book}}: |author=tiene nombre genérico ( ayuda ) Un estudio del campo de la automatización del diseño electrónico . Partes de la sección IC de este artículo se derivaron (con autorización) del Volumen II, Capítulo 21, Consideraciones sobre el ruido en los circuitos integrados digitales , de Vinod Kariat.Mantenimiento CS1: varios nombres: lista de autores ( enlace )Para aplicaciones de consumo basadas en costos... [es] tentador compactar [los buses paralelos], pero el riesgo es una falla posterior al diseño... Para aplicaciones impulsadas por el rendimiento, el punto crítico [es] la exploración del espacio de diseño previo al diseño... .
...con el aumento continuo de las velocidades de reloj de los circuitos digitales, los ámbitos de RF y los circuitos digitales están ahora más estrechamente vinculados que nunca.