En la automatización del diseño electrónico , la extracción parásita es el cálculo de los efectos parásitos tanto en los dispositivos diseñados como en las interconexiones de cableado requeridas de un circuito electrónico : capacitancias parásitas , resistencias parásitas e inductancias parásitas , comúnmente llamadas dispositivos parásitos , componentes parásitos o simplemente parásitos.
El objetivo principal de la extracción de parásitos es crear un modelo analógico preciso del circuito, de modo que las simulaciones detalladas puedan emular las respuestas de los circuitos digitales y analógicos reales. Las respuestas de los circuitos digitales se utilizan a menudo para completar bases de datos para el cálculo de la carga y el retardo de la señal, como: análisis de tiempo ; análisis de potencia ; simulación de circuitos ; y análisis de integridad de la señal . Los circuitos analógicos se ejecutan a menudo en bancos de pruebas detallados para indicar si los parásitos extraídos adicionales permitirán que el circuito diseñado funcione.
En los primeros circuitos integrados, el impacto del cableado era insignificante y los cables no se consideraban elementos eléctricos del circuito. Sin embargo, por debajo de la tecnología de 0,5 micrómetros , la resistencia del nodo y la capacitancia de las interconexiones comenzaron a tener un impacto significativo en el rendimiento del circuito. [1] Con la reducción de las tecnologías de proceso , los efectos de inductancia de las interconexiones también cobraron importancia.
Los principales efectos de los parásitos de interconexión incluyen: retraso de la señal , ruido de la señal , caída de IR (componente resistivo del voltaje) .
La capacitancia de interconexión se calcula proporcionando a la herramienta de extracción la siguiente información: la disposición de la vista superior del diseño en forma de polígonos de entrada en un conjunto de capas; una asignación a un conjunto de dispositivos y pines (de una ejecución de Layout Versus Schematic ) y una comprensión transversal de estas capas. Esta información se utiliza para crear un conjunto de cables de disposición a los que se les han añadido condensadores donde lo indican los polígonos de entrada y la estructura transversal. La lista de conexiones de salida contiene el mismo conjunto de redes de entrada que la lista de conexiones de diseño de entrada y añade dispositivos de condensadores parásitos entre estas redes.
La resistencia de interconexión se calcula proporcionando a la herramienta de extracción la siguiente información: la vista superior del diseño en forma de polígonos de entrada en un conjunto de capas; un mapeo a un conjunto de dispositivos y pines (de una ejecución de Layout Versus Schematic ) y una comprensión transversal de estas capas, incluida la resistividad de las capas. Esta información se utiliza para crear un conjunto de subcables de diseño que tienen resistencia agregada entre varias subpartes de los cables. La capacitancia de interconexión anterior se divide y se comparte entre los subnodos de manera proporcional. Tenga en cuenta que, a diferencia de la capacitancia de interconexión, la resistencia de interconexión necesita agregar subnodos entre los elementos del circuito para colocar estas resistencias parásitas. Esto puede aumentar en gran medida el tamaño de la lista de conexiones de salida extraída y puede causar problemas de simulación adicionales.
Las herramientas se dividen en las siguientes categorías generales:
ANSYS Q3D Extractor utiliza el método de momentos (ecuaciones integrales) y los elementos finitos para calcular matrices capacitivas, de conductancia, de inductancia y de resistencia. Utiliza el método multipolar rápido (FMM) para acelerar la solución de las ecuaciones integrales. Los resultados del solucionador incluyen distribuciones de corriente y voltaje, matrices CG y RL. [2] [3]
FastCap y FastHenry, del MIT , son dos herramientas gratuitas de extracción de parásitos para capacitancia, inductancia y resistencia. Citadas en numerosos artículos científicos, se consideran referencias de oro en su campo. [ cita requerida ]
El código fuente y las versiones binarias de Windows con visor y editor están disponibles gratuitamente en FastFieldSolvers. [4] [5]
FasterCap, de FastFieldSolvers, es un solucionador de campo de capacitancia gratuito y de código abierto, disponible para sistemas operativos Windows y Linux, capaz de simular estructuras conductoras integradas en medios dieléctricos de permitividad compleja y constante por partes, capacidad de refinamiento automático de malla y motor de resolución dentro y fuera del núcleo.
StarRC de Synopsys (anteriormente de Avanti ) es una herramienta de extracción de parásitos universal aplicable a una amplia gama de diseños electrónicos. [6]
Quantus de Cadence es una herramienta de extracción de parásitos tanto para diseños digitales como analógicos, y se debe realizar una comprobación de extracción de parásitos para preparar el diseño para la verificación posterior al diseño. [7]
QuickCap NX de Synopsys es una herramienta de extracción parásita para diseños digitales y analógicos. [8] Se basó en QuickCap desarrollado por Ralph Iverson de Random Logic Corporation, que fue adquirida por Magma y Synopsys.
Calibre xACT3D de Mentor Graphics es una herramienta de extracción parásita para diseños digitales y analógicos. [9] Se basó en PexRC desarrollado por Wangqi Qiu y Weiping Shi de Pextra Corporation, que fue adquirida por Mentor.