Un paquete a escala de chip o paquete a escala de chip ( CSP ) es un tipo de paquete de circuito integrado . [1]
Originalmente, CSP era el acrónimo de chip-size packaging (envasado del tamaño de un chip). Dado que solo unos pocos paquetes tienen el tamaño de un chip, el significado del acrónimo se adaptó al de los paquetes a escala de chip . Según la norma J-STD-012 de IPC , Implementation of Flip Chip and Chip Scale Technology (Implementación de tecnología de chip a escala y chip invertido) , para calificar como de escala de chip, el paquete debe tener un área no mayor a 1,2 veces la del chip y debe ser un paquete de un solo chip, montable directamente en la superficie. Otro criterio que se aplica a menudo para calificar estos paquetes como CSP es que su paso de bola no debe ser mayor a 1 mm.
El concepto fue propuesto por primera vez por Junichi Kasai de Fujitsu y Gen Murakami de Hitachi Cable en 1993. Sin embargo, la primera demostración del concepto provino de Mitsubishi Electric . [2]
El chip puede montarse en un intercalador sobre el que se forman almohadillas o bolas, como en el encapsulado de matriz de bolas (BGA) de chip invertido , o las almohadillas pueden grabarse o imprimirse directamente sobre la oblea de silicio , lo que da como resultado un paquete muy cercano al tamaño del chip de silicio: un paquete de este tipo se denomina paquete a nivel de oblea (WLP) o paquete a escala de chip a nivel de oblea (WL-CSP). El WL-CSP ha estado en desarrollo desde la década de 1990, y varias empresas comenzaron la producción en volumen a principios de 2000, como Advanced Semiconductor Engineering (ASE). [3] [4]
Los paquetes a escala de chip se pueden clasificar en los siguientes grupos:
