En la tecnología de fabricación de componentes electrónicos de semiconductores , una compuerta autoalineada es un método de fabricación de transistores en el que el electrodo de compuerta de un MOSFET (transistor de efecto de campo de metal-óxido-semiconductor) se utiliza como máscara para el dopaje de las regiones de fuente y drenaje . Esta técnica garantiza que la compuerta esté alineada de forma natural y precisa con los bordes de la fuente y el drenaje.
El uso de puertas autoalineadas en transistores MOS es una de las innovaciones clave que llevaron al gran aumento de la potencia informática en la década de 1970. Las puertas autoalineadas todavía se utilizan en la mayoría de los procesos de circuitos integrados modernos .
Los circuitos integrados (CI o "chips") se producen mediante un proceso de varios pasos que construye varias capas sobre la superficie de un disco de silicio conocido como " oblea ". Cada capa se modela revistiendo la oblea con fotorresistencia y luego exponiéndola a luz ultravioleta que pasa a través de una " máscara " similar a una plantilla. Según el proceso, la fotorresistencia que se expuso a la luz se endurece o se ablanda y, en ambos casos, las partes más blandas se eliminan. El resultado es un patrón microscópico en la superficie de la oblea donde una parte de la capa superior queda expuesta mientras que el resto queda protegido por la fotorresistencia restante.
La oblea se expone entonces a una variedad de procesos que añaden o eliminan materiales de las partes de la oblea que no están protegidas por la fotorresistencia. En un proceso común, la oblea se calienta a unos 1000 °C y luego se expone a un gas que contiene un material dopante (normalmente boro o fósforo) que cambia las propiedades eléctricas del silicio. Esto permite que el silicio se convierta en un donante de electrones, un receptor de electrones o un cuasiaislante, según el tipo o la cantidad de dopante. En un circuito integrado típico, este proceso se utiliza para producir los transistores individuales que componen los elementos clave de un circuito integrado.
En el MOSFET , las tres partes de un transistor son la fuente, el drenador y la compuerta (ver diagrama). El "efecto de campo" en el nombre se refiere a los cambios en la conductividad que ocurren cuando se aplica un voltaje a la compuerta. El punto clave es que este campo eléctrico puede hacer que la región del "canal" que separa la fuente y el drenador se vuelva del mismo tipo que la fuente-drenador, activando así el transistor. Debido a que no fluye corriente desde la compuerta al drenador, la energía de conmutación de un FET es muy pequeña en comparación con los tipos de transistores de unión bipolar anteriores donde la compuerta (o base como se la conocía) estaba en línea con la corriente.
En las primeras metodologías de fabricación de MOSFET, la compuerta estaba hecha de aluminio que se funde a 660 °C, por lo que debía depositarse como uno de los últimos pasos del proceso después de que se hubieran completado todas las etapas de dopaje a alrededor de 1000 °C.
En primer lugar, se elige la oblea en su conjunto para que tenga una calidad eléctrica particular, ya sea con polarización positiva, o "p", o negativa, "n". En la ilustración, el material de base es "p" (llamado canal n o nMOS). A continuación, se utiliza una máscara para producir áreas donde se colocarán las secciones "n" negativas de los transistores. A continuación, se calienta la oblea a unos 1000 °C y se la expone a un gas dopante que se difunde en la superficie de la oblea para producir las secciones "n". A continuación, se hace crecer una fina capa de material aislante (dióxido de silicio) sobre la oblea. Por último, se modela la compuerta sobre la capa aislante en una nueva operación fotolitográfica. Para garantizar que la compuerta se superponga realmente a la fuente y al drenador subyacentes, el material de la compuerta tiene que ser más ancho que el espacio entre las n secciones, normalmente hasta tres veces más ancho. Esto desperdicia espacio y crea una capacitancia adicional entre la compuerta y la fuente-drenador. Esta capacitancia parásita requiere que todo el chip funcione a niveles de potencia elevados para garantizar una conmutación limpia, lo que es ineficiente. Además, la variación en la desalineación de la compuerta con respecto a la fuente-drenaje subyacente significa que existe una alta variabilidad entre chips incluso cuando funcionan correctamente.
La compuerta autoalineada se desarrolló en varias etapas hasta alcanzar su forma actual. La clave del avance fue el descubrimiento de que el polisilicio altamente dopado era lo suficientemente conductor como para reemplazar al aluminio. Esto significaba que la capa de la compuerta podía crearse en cualquier etapa del proceso de fabricación de múltiples etapas . [1] : p.1 (ver Fig. 1.1)
En el proceso de autoalineación, la capa aislante de la compuerta clave se forma cerca del comienzo del proceso. Luego, la compuerta se deposita y se le aplica un patrón encima. Luego, se dopan los drenajes de fuente (en el caso del polisilicio, las compuertas se dopan simultáneamente). El patrón de drenaje de fuente representa, por lo tanto, solo los bordes externos de la fuente y el drenaje, y el borde interno de esas secciones queda enmascarado por la propia compuerta. Como resultado, la fuente y el drenaje se "autoalinean" con la compuerta. Dado que siempre están perfectamente posicionados, no es necesario hacer la compuerta más ancha de lo deseado y la capacitancia parásita se reduce en gran medida. El tiempo de alineación y la variabilidad de chip a chip también se reducen. [2]
Después de la experimentación temprana con diferentes materiales de compuerta utilizando aluminio , molibdeno y silicio amorfo , la industria de semiconductores adoptó casi universalmente las compuertas autoalineadas hechas con silicio policristalino (polisilicio), la llamada tecnología de compuerta de silicio (SGT) o tecnología de "compuerta de silicio autoalineada", que tenía muchos beneficios adicionales sobre la reducción de las capacitancias parásitas. Una característica importante de la SGT era que el transistor estaba completamente enterrado bajo óxido térmico de primera calidad (uno de los mejores aislantes conocidos), lo que hacía posible crear nuevos tipos de dispositivos, no factibles con la tecnología convencional o con compuertas autoalineadas hechas con otros materiales. Particularmente importantes son los dispositivos acoplados a carga (CCD), utilizados para sensores de imagen, y los dispositivos de memoria no volátil que utilizan estructuras de compuerta de silicio flotante. Estos dispositivos ampliaron drásticamente el rango de funcionalidad que se podía lograr con la electrónica de estado sólido.
Para poder fabricar puertas autoalineables se requirieron ciertas innovaciones: [3]
Antes de estas innovaciones, se habían demostrado puertas autoalineadas en dispositivos con puertas de metal , pero su impacto real fue en los dispositivos con puertas de silicio.
La tecnología del proceso MOS de compuerta de aluminio comenzó con la definición y dopaje de las regiones de fuente y drenaje de los transistores MOS, seguido por la máscara de compuerta que definía la región de óxido delgado de los transistores. Con pasos de procesamiento adicionales, se formaría una compuerta de aluminio sobre la región de óxido delgado completando la fabricación del dispositivo. Debido a la inevitable desalineación de la máscara de compuerta con respecto a la máscara de fuente y drenaje, era necesario tener un área de superposición bastante grande entre la región de compuerta y las regiones de fuente y drenaje, para asegurar que la región de óxido delgado uniera la fuente y el drenaje, incluso en el peor de los casos de desalineación. Este requisito dio como resultado capacitancias parásitas de compuerta a fuente y de compuerta a drenaje que eran grandes y variables de oblea a oblea, dependiendo de la desalineación de la máscara de óxido de compuerta con respecto a la máscara de fuente y drenaje. El resultado fue una dispersión indeseable en la velocidad de los circuitos integrados producidos, y una velocidad mucho menor de la teóricamente posible si las capacitancias parásitas pudieran reducirse al mínimo. La capacitancia de superposición con las consecuencias más adversas sobre el rendimiento fue la capacitancia parásita de compuerta a drenaje, Cgd, que, por el conocido efecto Miller, aumentó la capacitancia de compuerta a fuente del transistor por Cgd multiplicada por la ganancia del circuito del que formaba parte ese transistor. El impacto fue una reducción considerable en la velocidad de conmutación de los transistores.
En 1966, Robert W. Bower se dio cuenta de que si se definía primero el electrodo de compuerta, no sólo sería posible minimizar las capacitancias parásitas entre la compuerta y la fuente y el drenador, sino que también las haría insensibles a la desalineación. Propuso un método en el que el propio electrodo de compuerta de aluminio se utilizaba como máscara para definir las regiones de fuente y drenador del transistor. Sin embargo, como el aluminio no podía soportar la alta temperatura requerida para el dopaje convencional de las uniones de fuente y drenador, Bower propuso utilizar la implantación de iones, una nueva técnica de dopaje que todavía estaba en desarrollo en Hughes Aircraft, su empleador, y que todavía no estaba disponible en otros laboratorios. Si bien la idea de Bower era conceptualmente sólida, en la práctica no funcionó, porque era imposible pasivar adecuadamente los transistores y reparar el daño por radiación causado a la estructura del cristal de silicio por la implantación de iones, ya que estas dos operaciones habrían requerido temperaturas superiores a las que soportaba la compuerta de aluminio. Por lo tanto, su invención proporcionó una prueba de principio, pero nunca se produjo ningún circuito integrado comercial con el método de Bower. Se necesitaba un material de compuerta más refractario.
En 1967, John C. Sarace y sus colaboradores de Bell Labs reemplazaron la compuerta de aluminio por un electrodo hecho de silicio amorfo evaporado al vacío y lograron construir transistores MOS con compuerta autoalineada que funcionaran. Sin embargo, el proceso, tal como se describe, fue solo una prueba de principio, adecuado solo para la fabricación de transistores discretos y no para circuitos integrados; y sus investigadores no lo siguieron investigando.
En 1968, la industria MOS utilizaba predominantemente transistores de compuerta de aluminio con alto voltaje de umbral (HVT) y deseaba tener un proceso MOS de bajo voltaje de umbral (LVT) para aumentar la velocidad y reducir la disipación de potencia de los circuitos integrados MOS . Los transistores de bajo voltaje de umbral con compuerta de aluminio exigían el uso de [100] orientación de silicio, que sin embargo producía un voltaje de umbral demasiado bajo para los transistores MOS parásitos (los transistores MOS creados cuando el aluminio sobre el óxido de campo puentearía dos uniones). Para aumentar el voltaje de umbral parásito más allá del voltaje de suministro, fue necesario aumentar el nivel de dopaje de tipo N en regiones seleccionadas debajo del óxido de campo, y esto se logró inicialmente con el uso de una llamada máscara de detención de canal, y más tarde con implantación de iones.
La SGT fue la primera tecnología de proceso utilizada para fabricar circuitos integrados MOS comerciales que luego fue ampliamente adoptada por toda la industria en la década de 1960. A fines de 1967, Tom Klein, que trabajaba en Fairchild Semiconductor R&D Labs y reportaba a Les Vadasz , se dio cuenta de que la diferencia de función de trabajo entre el silicio fuertemente dopado de tipo P y el silicio de tipo N era 1,1 voltios menor que la diferencia de función de trabajo entre el aluminio y el mismo silicio de tipo N. Esto significaba que el voltaje umbral de los transistores MOS con compuerta de silicio podía ser 1,1 voltios menor que el voltaje umbral de los transistores MOS con compuerta de aluminio fabricados en el mismo material de partida. Por lo tanto, se podía usar material de partida con [111] orientación de silicio y simultáneamente lograr un voltaje umbral parásito adecuado y transistores de voltaje umbral bajo sin el uso de una máscara de detención de canal o implantación de iones debajo del óxido de campo. Por lo tanto, con una puerta de silicio dopada de tipo P sería posible no solo crear transistores de puerta autoalineados sino también un proceso de voltaje de umbral bajo utilizando la misma orientación de silicio del proceso de voltaje de umbral alto.
En febrero de 1968, Federico Faggin se unió al grupo de Les Vadasz y se encargó del desarrollo de una tecnología de proceso MOS de compuerta autoalineada de bajo voltaje de umbral. La primera tarea de Faggin fue desarrollar la solución de grabado de precisión para la compuerta de silicio amorfo, y luego creó la arquitectura del proceso y los pasos de procesamiento detallados para fabricar circuitos integrados MOS con compuerta de silicio . También inventó los "contactos enterrados", un método para hacer contacto directo entre el silicio amorfo y las uniones de silicio, sin el uso de metal, una técnica que permitió una densidad de circuito mucho mayor, particularmente para circuitos lógicos aleatorios.
Después de validar y caracterizar el proceso utilizando un patrón de prueba que él mismo diseñó, Faggin fabricó los primeros transistores MOS de compuerta de silicio y estructuras de prueba funcionales en abril de 1968. Luego diseñó el primer circuito integrado que utiliza compuerta de silicio, el Fairchild 3708, un multiplexor analógico de 8 bits con lógica de decodificación, que tenía la misma funcionalidad del Fairchild 3705, un CI de producción de compuerta de metal que Fairchild Semiconductor tuvo dificultades para fabricar debido a sus especificaciones bastante estrictas.
La disponibilidad del 3708 en julio de 1968 proporcionó también una plataforma para mejorar aún más el proceso durante los meses siguientes, lo que llevó al envío de las primeras muestras del 3708 a los clientes en octubre de 1968 y a su comercialización en el mercado general antes de finales de 1968. Durante el período de julio a octubre de 1968, Faggin añadió dos pasos críticos adicionales al proceso:
Gracias a la puerta de silicio, la confiabilidad a largo plazo de los transistores MOS pronto alcanzó el nivel de los circuitos integrados bipolares, eliminando así un obstáculo importante para la amplia adopción de la tecnología MOS.
A finales de 1968, la tecnología de compuerta de silicio había logrado resultados impresionantes. Aunque el 3708 fue diseñado para tener aproximadamente la misma área que el 3705 para facilitar el uso de las mismas herramientas de producción que el 3705, podría haberse hecho considerablemente más pequeño. No obstante, tenía un rendimiento superior en comparación con el 3705: era 5 veces más rápido, tenía aproximadamente 100 veces menos corriente de fuga y la resistencia de encendido de los grandes transistores que componen los interruptores analógicos era 3 veces menor. [4] : pp6-7
La tecnología de compuerta de silicio (SGT) fue adoptada por Intel desde su fundación (julio de 1968) y en pocos años se convirtió en la tecnología básica para la fabricación de circuitos integrados MOS en todo el mundo, y perdura hasta nuestros días. Intel también fue la primera empresa en desarrollar memoria no volátil utilizando transistores de compuerta de silicio flotantes.
El primer chip de memoria que utilizó tecnología de compuerta de silicio fue el chip SRAM ( memoria estática de acceso aleatorio ) Intel 1101, fabricado en 1968 y presentado en 1969. [5] El primer microprocesador comercial de un solo chip , el Intel 4004 , fue desarrollado por Faggin utilizando su tecnología de circuitos integrados MOS de compuerta de silicio. Marcian Hoff , Stan Mazor y Masatoshi Shima contribuyeron a la arquitectura. [6]
El diseño de la compuerta autoalineada fue patentado en 1969 por el equipo de Kerwin, Klein y Sarace. [7] Fue inventado independientemente por Robert W. Bower (US 3,472,712, emitido el 14 de octubre de 1969, presentado el 27 de octubre de 1966). La patente de Kerwin et al. de Bell Labs no se presentó hasta el 27 de marzo de 1967, varios meses después de que RW Bower y HD Dill publicaran y presentaran la primera publicación de este trabajo en la Reunión Internacional de Dispositivos Electrónicos, Washington, DC en 1966. [8]
En una demanda que involucraba a Bower, el Tribunal de Apelaciones del Tercer Circuito determinó que Kerwin, Klein y Sarace eran los inventores del transistor de compuerta de silicio autoalineado. Sobre esa base, se les otorgó la patente básica US 3.475.234. En realidad, el MOSFET de compuerta autoalineada fue inventado por Robert W. Bower US 3,472,712, emitido el 14 de octubre de 1969, presentado el 27 de octubre de 1966. La patente Kerwin et al de Bell Labs 3,475,234 no se presentó hasta el 27 de marzo de 1967, varios meses después de que RW Bower y HD Dill publicaran y presentaran la primera publicación de este trabajo titulado INSULATED GATE FIELD EFFECT TRANSISTORS FABRICATED USING THE GATE AS SOURCE-DRAIN MASK en la Reunión Internacional de Dispositivos Electrónicos, Washington, DC, 1966. El trabajo de Bower describió el MOSFET de compuerta autoalineada, hecho con compuertas de aluminio y polisilicio. Usó tanto la implantación de iones como la difusión para formar la fuente y el drenaje usando el electrodo de compuerta como máscara para definir las regiones de fuente y drenaje. El equipo de Bell Labs asistió a esta reunión del IEDM en 1966 y discutieron este trabajo con Bower después de su presentación en 1966. Bower había fabricado primero la compuerta autoalineada utilizando aluminio como compuerta y, antes de la presentación en 1966, fabricó el dispositivo utilizando polisilicio como compuerta.
La compuerta autoalineada generalmente implica la implantación de iones , otra innovación del proceso de semiconductores de la década de 1960. Las historias de la implantación de iones y las compuertas autoalineadas están altamente interrelacionadas, como se relata en una historia en profundidad de RB Fair. [9]
El primer producto comercial que utilizó tecnología de compuerta de silicio autoalineada fue el multiplexor analógico de 8 bits Fairchild 3708, en 1968, diseñado por Federico Faggin , quien fue pionero en varias invenciones para convertir las pruebas de concepto no funcionales antes mencionadas, en lo que la industria realmente adoptó a partir de entonces. [10] [11]
La importancia de las compuertas autoalineadas radica en el proceso que se utiliza para fabricarlas. El proceso de utilizar el óxido de la compuerta como máscara para la difusión de la fuente y el drenaje simplifica el proceso y mejora enormemente el rendimiento.
Los siguientes son los pasos para crear una puerta autoalineada: [12]
Estos pasos fueron creados por primera vez por Federico Faggin y utilizados en el proceso de tecnología de compuerta de silicio desarrollado en Fairchild Semiconductor en 1968 para la fabricación del primer circuito integrado comercial que lo utilizó, el Fairchild 3708 [13].
{{cite book}}: CS1 maint: varios nombres: lista de autores ( enlace ){{cite book}}: |journal=ignorado ( ayuda )