En arquitectura informática , los números enteros de 26 bits , las direcciones de memoria u otras unidades de datos son aquellas que tienen 26 bits de ancho y, por lo tanto, pueden representar valores sin signo de hasta 67 108 863. Dos ejemplos de procesadores informáticos que presentaban direccionamiento de memoria de 26 bits son ciertos modelos de mainframe IBM System/370 de segunda generación introducidos en 1981 (y varios modelos posteriores), que tenían direcciones físicas de 26 bits pero solo tenían las mismas direcciones virtuales de 24 bits que los modelos anteriores, y las primeras generaciones de procesadores ARM .
A medida que las necesidades de procesamiento de datos seguían creciendo, IBM y sus clientes se enfrentaron a desafíos que les obligaban a abordar directamente tamaños de memoria mayores. En lo que terminó siendo una solución de "emergencia" a corto plazo, un par de modelos de la segunda ola de IBM System/370, el 3033 y el 3081, introdujeron el direccionamiento de memoria real de 26 bits, aumentando la cantidad de memoria física del System/370 que se podía conectar en un factor de 4 respecto del límite anterior de 24 bits de 16 MB. IBM se refirió al direccionamiento de 26 bits como "direccionamiento real extendido", y algunos modelos posteriores también incluyeron soporte de 26 bits. Sin embargo, solo dos años después, IBM introdujo el direccionamiento de memoria de 31 bits , ampliando las direcciones físicas y virtuales a 31 bits, con sus modelos System/370-XA, e incluso el popular 3081 se podía actualizar al estándar XA.
Teniendo en cuenta la breve historia de los 26 bits como el modo de direccionamiento de memoria de última generación disponible en la gama de modelos de IBM, y dado que las direcciones virtuales todavía estaban limitadas a 24 bits, la explotación del modo de 26 bits por software era limitada. Los pocos clientes que explotaron el modo de 26 bits finalmente ajustaron sus aplicaciones para soportar el direccionamiento de 31 bits, [ cita requerida ] e IBM abandonó el soporte para el modo de 26 bits después de varios años produciendo modelos que soportaban los modos de 24 bits, 26 bits y 31 bits. El modo de 26 bits es el único modo de direccionamiento que IBM eliminó de su línea de computadoras mainframe descendientes del System/360 . Todos los demás modos de direccionamiento, incluido ahora el modo de 64 bits, son compatibles con los modelos actuales de mainframes.
En la arquitectura del procesador ARM , 26 bits se refiere al diseño utilizado en los procesadores ARM originales, donde el contador de programa ( PC ) y el registro de estado del procesador ( PSR ) se combinaron en un registro de 32 bits (R15), los indicadores de estado llenaban los 6 bits altos y el contador de programa ocupaba los 26 bits inferiores.
De hecho, debido a que el contador de programa siempre está alineado con las palabras, los dos bits más bajos siempre son cero, lo que permitió a los diseñadores reutilizar estos dos bits para almacenar también los bits de modo del procesador. Los cuatro modos permitidos eran USR26, SVC26, IRQ26, FIQ26; contrasta esto con los 32 modos posibles disponibles cuando el estado del programa estaba separado del contador de programa en arquitecturas ARM más recientes .
Este diseño permitió una ejecución más eficiente del programa , ya que el contador de programa y los indicadores de estado se podían guardar y restaurar con una sola operación. [ cita requerida ] Esto dio como resultado llamadas de subrutinas y respuestas a interrupciones más rápidas que los diseños tradicionales, que tendrían que hacer dos cargas o guardados de registros al llamar o regresar de una subrutina.
A pesar de tener una ALU de 32 bits y una longitud de palabra, los procesadores basados en la arquitectura ARM versión 1 y 2 tenían solo un PC de 26 bits y un bus de direcciones , y en consecuencia estaban limitados a 64 MiB de memoria direccionable . Esta era todavía una gran cantidad de memoria en ese momento, pero debido a esta limitación, las arquitecturas posteriores han incluido varios pasos que se alejan del diseño original de 26 bits.
La versión 3 de la arquitectura ARM introdujo un PC de 32 bits y un PSR independiente, así como un bus de direcciones de 32 bits, lo que permitía direccionar 4 GiB de memoria. El cambio en la disposición PC/PSR provocó incompatibilidad con el código escrito para arquitecturas anteriores, por lo que el procesador también incluyó un modo de compatibilidad de 26 bits que utilizaba la antigua combinación PC/PSR. El procesador aún podía direccionar 4 GB en este modo, pero no podía ejecutar nada por encima de la dirección 0x3FFFFFC (64 MB). Este modo fue utilizado por el sistema operativo RISC que se ejecutaba en el PC Acorn Risc para utilizar los nuevos procesadores y, al mismo tiempo, conservar la compatibilidad con el software existente.
La versión 4 de la arquitectura ARM hizo opcional el soporte de los modos de direccionamiento de 26 bits, y la versión 5 de la arquitectura ARM en adelante los ha eliminado por completo.