Un ADC integrador es un tipo de convertidor analógico a digital que convierte un voltaje de entrada desconocido en una representación digital mediante el uso de un integrador . En su implementación básica, el convertidor de doble pendiente, el voltaje de entrada desconocido se aplica a la entrada del integrador y se le permite aumentar durante un período de tiempo fijo (el período de aceleración). Luego se aplica al integrador un voltaje de referencia conocido de polaridad opuesta y se le permite aumentar hasta que la salida del integrador vuelve a cero (el período de reducción). El voltaje de entrada se calcula como una función del voltaje de referencia, el período de tiempo de aceleración constante y el período de tiempo de desaceleración medido. La medición del tiempo de parada normalmente se realiza en unidades del reloj del convertidor, por lo que tiempos de integración más largos permiten resoluciones más altas. Asimismo, la velocidad del convertidor se puede mejorar sacrificando resolución.
Los convertidores de este tipo pueden alcanzar una alta resolución, pero a menudo lo hacen a expensas de la velocidad. Por esta razón, estos convertidores no se encuentran en aplicaciones de procesamiento de señales o audio. Su uso suele limitarse a voltímetros digitales y otros instrumentos que requieren mediciones de alta precisión.
El circuito integrador ADC básico consta de un integrador, un interruptor para seleccionar entre el voltaje a medir y el voltaje de referencia, un temporizador que determina cuánto tiempo se debe integrar lo desconocido y mide cuánto tiempo tomó la integración de referencia, un comparador para detectar el cruce por cero. y un controlador. Dependiendo de la implementación, también puede haber un interruptor en paralelo con el condensador del integrador para permitir el reinicio del integrador. Las entradas al controlador incluyen un reloj (usado para medir el tiempo) y la salida de un comparador usado para detectar cuando la salida del integrador llega a cero.
La conversión se lleva a cabo en dos fases: la fase de aceleración, donde la entrada al integrador es el voltaje a medir, y la fase de desaceleración, donde la entrada al integrador es un voltaje de referencia conocido. Durante la fase de arranque, el interruptor selecciona la tensión medida como entrada al integrador. Se permite que el integrador aumente durante un período de tiempo fijo para permitir que se acumule una carga en el capacitor del integrador. Durante la fase de desaceleración, el interruptor selecciona el voltaje de referencia como entrada al integrador. Durante esta fase se mide el tiempo que tarda la salida del integrador en volver a cero.
Para que el voltaje de referencia reduzca el voltaje del integrador, el voltaje de referencia debe tener una polaridad opuesta a la del voltaje de entrada. En la mayoría de los casos, para voltajes de entrada positivos, esto significa que el voltaje de referencia será negativo. Para manejar voltajes de entrada positivos y negativos, se requiere un voltaje de referencia positivo y negativo. La selección de qué referencia utilizar durante la fase de aceleración se basaría en la polaridad de la salida del integrador al final de la fase de aceleración.
La ecuación básica para la salida del integrador (suponiendo una entrada constante) es:
Suponiendo que el voltaje inicial del integrador al inicio de cada conversión es cero y que el voltaje del integrador al final del período de reducción será cero, tenemos las dos ecuaciones siguientes que cubren la salida del integrador durante las dos fases de la conversión:
Las dos ecuaciones se pueden combinar y resolver para el voltaje de entrada desconocido:
A partir de la ecuación, uno de los beneficios del ADC integrador de doble pendiente se hace evidente: la medición es independiente de los valores de los elementos del circuito (R y C). Sin embargo, esto no significa que los valores de R y C no sean importantes en el diseño de un ADC integrador de doble pendiente (como se explicará más adelante).
Tenga en cuenta que en el gráfico, el voltaje se muestra aumentando durante la fase de aceleración y disminuyendo durante la fase de desaceleración. En realidad, debido a que el integrador usa el amplificador operacional en una configuración de retroalimentación negativa, aplicar una positiva hará que la salida del integrador disminuya . Las subidas y bajadas se refieren con mayor precisión al proceso de agregar carga al capacitor integrador durante la fase de arranque y eliminar carga durante la fase de descarga.
La resolución del ADC integrador de doble pendiente está determinada principalmente por la duración del período de reducción y por la resolución de la medición del tiempo (es decir, la frecuencia del reloj del controlador). La resolución requerida (en número de bits) dicta la duración mínima del período de reducción para una entrada de escala completa (por ejemplo ):
Durante la medición de una entrada de escala completa, la pendiente de la salida del integrador será la misma durante las fases de aceleración y desaceleración. Esto también implica que el tiempo del período de activación y del período de reducción serán iguales ( ) y que el tiempo total de medición será . Por lo tanto, el tiempo total de medición para una entrada de escala completa se basará en la resolución deseada y la frecuencia del reloj del controlador:
Normalmente, el tiempo de funcionamiento se elige para que sea un múltiplo del período de la frecuencia de la red , para suprimir el zumbido de la red.
Existen límites para la resolución máxima del ADC integrador de doble pendiente. No es posible aumentar la resolución del ADC básico de doble pendiente a valores arbitrariamente altos utilizando tiempos de medición más largos o relojes más rápidos. La resolución está limitada por:
El diseño básico del ADC integrador de doble pendiente tiene limitaciones en linealidad, velocidad de conversión y resolución. Se han realizado varias modificaciones al diseño básico para superarlos hasta cierto punto.
La fase de aceleración del diseño básico de doble pendiente integra el voltaje de entrada durante un período de tiempo fijo. Es decir, permite que se acumule una cantidad desconocida de carga en el condensador del integrador. Luego, la fase de reducción se utiliza para medir esta carga desconocida y determinar el voltaje desconocido. Para una entrada de escala completa igual al voltaje de referencia, la mitad del tiempo de medición se emplea en la fase de arranque. Reducir la cantidad de tiempo dedicado a la fase previa puede reducir el tiempo total de medición. Una implementación común utiliza un rango de entrada dos veces mayor que el voltaje de referencia.
Una forma sencilla de reducir el tiempo de arranque es aumentar la velocidad a la que se acumula la carga en el condensador integrador reduciendo el tamaño de la resistencia utilizada en la entrada. Esto todavía permite la misma cantidad total de acumulación de carga, pero lo hace durante un período de tiempo menor. Usando el mismo algoritmo para la fase de reducción se obtiene la siguiente ecuación para el cálculo del voltaje de entrada desconocido ( ):
Tenga en cuenta que esta ecuación, a diferencia de la ecuación del convertidor básico de doble pendiente, depende de los valores de las resistencias del integrador. O, más importante aún, depende de la relación entre los dos valores de resistencia. Esta modificación no hace nada para mejorar la resolución del convertidor (ya que no aborda ninguna de las limitaciones de resolución mencionadas anteriormente).
El propósito de la fase de aceleración es agregar una carga proporcional al voltaje de entrada al integrador para luego medirse durante la fase de aceleración. Un método para mejorar la resolución del convertidor es aumentar artificialmente el alcance del amplificador integrador durante la fase de arranque. Un método para aumentar la capacidad del integrador es agregar o restar periódicamente cantidades conocidas de carga durante la fase de arranque para mantener la salida del integrador dentro del rango del amplificador del integrador. La carga total acumulada es la carga introducida por el voltaje de entrada desconocido más la suma de las cargas conocidas que se sumaron o restaron.
El diagrama de circuito que se muestra a la derecha es un ejemplo de cómo se podría implementar la aceleración en varias pendientes. Durante el arranque, el voltaje de entrada desconocido, , siempre se aplica al integrador. Los voltajes de referencia positivos y negativos controlados por los dos interruptores independientes suman y restan carga según sea necesario para mantener la salida del integrador dentro de sus límites. Las resistencias de referencia, y son necesariamente más pequeñas que para asegurar que las referencias puedan superar la carga introducida por la entrada. Se utiliza un comparador conectado a la salida del integrador para decidir qué voltaje de referencia se debe aplicar. Este puede ser un algoritmo relativamente simple: si la salida del integrador supera el umbral, habilite la referencia positiva (para hacer que la salida baje); si la salida del integrador está por debajo del umbral, habilite la referencia negativa (para hacer que la salida aumente). El controlador realiza un seguimiento de la frecuencia con la que se activa cada interruptor para tener en cuenta la carga adicional colocada en (o eliminada) del condensador integrador como resultado de los voltajes de referencia. La carga sumada/restada durante el proceso de pendiente múltiple forma la parte aproximada del resultado (por ejemplo, los 3 primeros dígitos).
A la derecha hay un gráfico de muestra de la salida del integrador durante tal ejecución de múltiples pendientes. Cada línea vertical discontinua representa un punto de decisión del controlador donde toma muestras de la polaridad de la salida y elige aplicar el voltaje de referencia positivo o negativo a la entrada. Idealmente, el voltaje de salida del integrador al final del período de arranque se puede representar mediante la siguiente ecuación:
donde es el período de muestreo, es el número de períodos en los que se activa la referencia positiva, es el número de períodos en los que se activa la referencia negativa y es el número total de periodos en la fase de preparación.
La resolución obtenida durante el período de ejecución viene dada por el número de períodos del algoritmo de ejecución. La subida en varias pendientes tiene múltiples ventajas:
Si bien es posible continuar indefinidamente el proceso de pendiente múltiple, no es posible aumentar la resolución del convertidor a niveles arbitrariamente altos simplemente usando un tiempo de proceso más largo. El error se introduce en la aceleración de pendientes múltiples a través de la acción de los interruptores que controlan las referencias, el acoplamiento cruzado entre los interruptores, la inyección de carga no intencionada del interruptor, los desajustes en las referencias y los errores de sincronización. [3]
Parte de este error se puede reducir mediante una operación cuidadosa de los interruptores. [4] [5] En particular, durante el período de arranque, cada interruptor debe activarse un número constante de veces. El algoritmo explicado anteriormente no hace esto y simplemente alterna los interruptores según sea necesario para mantener la salida del integrador dentro de los límites. Activar cada interruptor un número constante de veces hace que el error relacionado con la conmutación sea aproximadamente constante. Cualquier compensación de salida que sea resultado del error de conmutación se puede medir y luego restar numéricamente del resultado.
La bajada sencilla y de una sola pendiente es lenta. Normalmente, el tiempo de parada se mide en tics de reloj, por lo que para obtener una resolución de cuatro dígitos, el tiempo de parada puede tardar hasta 10.000 ciclos de reloj. Un descenso de múltiples pendientes puede acelerar la medición sin sacrificar la precisión. Al utilizar cuatro velocidades de pendiente, cada una de las cuales es una potencia de diez más gradual que la anterior, se puede lograr una resolución de cuatro dígitos en aproximadamente 40 tics de reloj, una enorme mejora de velocidad. [6]
El circuito que se muestra a la derecha es un ejemplo de un circuito de descenso de múltiples pendientes con cuatro pendientes, cada una de las cuales es diez veces más gradual que la anterior. Los interruptores controlan qué pendiente se selecciona. El interruptor que contiene selecciona la pendiente más pronunciada (es decir, hará que la salida del integrador se mueva hacia cero más rápido). Al comienzo del intervalo de reducción, la entrada desconocida se elimina del circuito abriendo el interruptor conectado y cerrándolo . Una vez que la salida del integrador llega a cero (y se mide el tiempo de reducción), se abre el interruptor y se selecciona la siguiente pendiente cerrando el interruptor. Esto se repite hasta que la pendiente final de ha llegado a cero. La combinación de los tiempos de descenso de cada una de las pendientes determina el valor de la entrada desconocida. En esencia, cada pendiente añade un dígito de resolución al resultado.
El descenso en varias pendientes se utiliza a menudo en combinación con un descenso en varias pendientes. La aceleración de múltiples pendientes permite un capacitor relativamente pequeño en el integrador y, por lo tanto, una pendiente relativamente pronunciada para comenzar y, por lo tanto, la opción de utilizar pendientes mucho más graduales. Es posible utilizar una reducción de múltiples pendientes también con una simple aceleración (como en el ADC de doble pendiente), pero limitado por la ya relativamente pequeña pendiente de la fase inicial y no hay mucho espacio para pendientes mucho más pequeñas.
En el circuito de ejemplo, las resistencias de pendiente difieren en un factor de 10. Este valor, conocido como base ( ), puede ser cualquier valor. Como se explica a continuación, la elección de la base afecta la velocidad del convertidor y determina el número de pendientes necesarias para lograr la resolución deseada.
La base de este diseño es la suposición de que siempre habrá un exceso al intentar encontrar el cruce por cero al final de un intervalo de reducción. Esto será cierto debido al muestreo periódico del comparador basado en el reloj del convertidor. Si suponemos que el convertidor cambia de una pendiente a la siguiente en un solo ciclo de reloj (lo cual puede ser posible o no), la cantidad máxima de sobreimpulso para una pendiente determinada sería el mayor cambio de salida del integrador en un período de reloj:
Para superar este exceso, la siguiente pendiente no requeriría más que ciclos de reloj, lo que ayuda a poner un límite al tiempo total del descenso. El tiempo para la primera bajada (usando la pendiente más pronunciada) depende de la entrada desconocida (es decir, la cantidad de carga colocada en el condensador integrador durante la fase de subida). Como máximo será:
donde es el número máximo de períodos de reloj para la primera pendiente, es el voltaje máximo del integrador al inicio de la fase de reducción y es la resistencia utilizada para la primera pendiente.
El resto de pendientes tienen una duración limitada en función de la base seleccionada, por lo que el tiempo restante de la conversión (en periodos de reloj del convertidor) es:
¿Dónde está el número de pendientes?
Convertir los intervalos de tiempo medidos durante la aceleración de múltiples pendientes en un voltaje medido es similar al método de equilibrio de carga utilizado en la mejora de la aceleración de múltiples pendientes. Cada pendiente suma o resta cantidades conocidas de carga hacia/desde el capacitor integrador. El período previo habrá agregado una cantidad desconocida de carga al integrador. Luego, durante el descenso, la primera pendiente resta una gran cantidad de carga, la segunda pendiente agrega una cantidad menor de carga, etc. y cada pendiente posterior se mueve una cantidad menor en la dirección opuesta a la pendiente anterior con el objetivo de acercándose cada vez más a cero. Cada pendiente suma o resta una cantidad de carga proporcional a la resistencia de la pendiente y a la duración de la pendiente:
es necesariamente un número entero e idealmente será menor o igual que para la segunda pendiente y las siguientes. Usando el circuito anterior como ejemplo, la segunda pendiente, puede aportar la siguiente carga, al integrador:
Es decir, valores posibles con el mayor igual al paso más pequeño de la primera pendiente, o un dígito (base 10) de resolución por pendiente. Generalizando esto, podemos representar el número de pendientes, , en términos de la base y la resolución requerida, :
Sustituyendo esto nuevamente en la ecuación que representa el tiempo de reducción requerido para la segunda pendiente y las subsiguientes, obtenemos esto:
Lo cual, cuando se evalúa, muestra que el tiempo mínimo de parada se puede lograr utilizando una base de e . Esta base puede resultar difícil de utilizar tanto en términos de complejidad en el cálculo del resultado como de encontrar una red de resistencias adecuada, por lo que una base de 2 o 4 sería más común.
Cuando se utilizan mejoras de aceleración como la aceleración de pendiente múltiple, donde una parte de la resolución del convertidor se resuelve durante la fase de aceleración, es posible eliminar la fase de aceleración por completo usando un segundo tipo de aceleración analógica. Convertidor a digital. [7] Al final de la fase de aceleración de una conversión de aceleración de pendiente múltiple, todavía quedará una cantidad desconocida de carga en el capacitor del integrador. En lugar de utilizar una fase de aceleración tradicional para determinar esta carga desconocida, el voltaje desconocido se puede convertir directamente mediante un segundo convertidor y combinarse con el resultado de la fase de aceleración para determinar el voltaje de entrada desconocido.
Suponiendo que se utiliza el arranque de múltiples pendientes como se describe anteriormente, el voltaje de entrada desconocido se puede relacionar con los contadores de arranque de múltiples pendientes, y , y el voltaje de salida medido del integrador, usando la siguiente ecuación (derivada de los múltiples -ecuación de salida de aceleración de pendiente):
Esta ecuación representa el cálculo teórico del voltaje de entrada asumiendo componentes ideales. Dado que la ecuación depende de casi todos los parámetros del circuito, cualquier variación en las corrientes de referencia, el capacitor integrador u otros valores introducirá errores en el resultado. Generalmente se incluye un factor de calibración en el término para tener en cuenta los errores medidos (o, como se describe en la patente mencionada, para convertir la salida del ADC de residuos en las unidades de los contadores de avance).
En lugar de utilizarse para eliminar completamente la fase de reducción, el ADC residual también se puede utilizar para hacer que la fase de reducción sea más precisa de lo que sería posible de otro modo. [8] Con una fase de reducción tradicional, el período de medición del tiempo de reducción finaliza cuando la salida del integrador cruza cero voltios. Hay una cierta cantidad de error involucrado en la detección del cruce por cero usando un comparador (una de las deficiencias del diseño básico de doble pendiente como se explicó anteriormente). Al utilizar el ADC residual para muestrear rápidamente la salida del integrador (sincronizada con el reloj del controlador del convertidor, por ejemplo), se puede tomar una lectura de voltaje inmediatamente antes e inmediatamente después del cruce por cero (medido con un comparador). Como la pendiente del voltaje del integrador es constante durante la fase de reducción, las dos mediciones de voltaje se pueden usar como entradas para una función de interpolación que determina con mayor precisión el tiempo del cruce por cero (es decir, con una resolución mucho mayor que la el reloj del controlador por sí solo lo permitiría).
Combinando algunas de estas mejoras con el diseño básico de doble pendiente (es decir, la aceleración de múltiples pendientes y el ADC residual), es posible construir un convertidor analógico a digital integrador que sea capaz de operar continuamente sin la necesidad de un intervalo de descenso. [9] Conceptualmente, se permite que el algoritmo de aceleración de múltiples pendientes funcione continuamente. Para iniciar una conversión, suceden dos cosas simultáneamente: el ADC residual se usa para medir la carga aproximada actualmente en el capacitor integrador y se reinician los contadores que monitorean el arranque de pendiente múltiple. Al final de un período de conversión, se toma otra lectura del ADC de residuos y se anotan los valores de los contadores de aceleración de múltiples pendientes.
La entrada desconocida se calcula usando una ecuación similar a la utilizada para el ADC residual, excepto que se incluyen dos voltajes de salida ( que representan el voltaje del integrador medido al inicio de la conversión y que representan el voltaje del integrador medido al final de la conversión).
Un convertidor de integración continua de este tipo es muy similar a un convertidor analógico a digital delta-sigma .
En la mayoría de las variantes del convertidor integrador de doble pendiente, el rendimiento del convertidor depende de uno o más parámetros del circuito. En el caso del diseño básico, la salida del convertidor se expresa en términos de la tensión de referencia. En diseños más avanzados, también existen dependencias de una o más resistencias utilizadas en el circuito o del condensador integrador que se utiliza. En todos los casos, incluso utilizando componentes de precisión costosos, puede haber otros efectos que no se tienen en cuenta en las ecuaciones generales de doble pendiente (efecto dieléctrico en el condensador o dependencias de frecuencia o temperatura en cualquiera de los componentes). Cualquiera de estas variaciones resulta en un error en la salida del convertidor. En el mejor de los casos, esto es simplemente un error de ganancia y/o compensación. En el peor de los casos, podría resultar en no linealidad o no monotonicidad.
Algunas calibraciones se pueden realizar internamente al convertidor (es decir, sin requerir ninguna entrada externa especial). Este tipo de calibración se realizaría cada vez que se enciende el convertidor, periódicamente mientras el convertidor está en funcionamiento o solo cuando se ingresa a un modo de calibración especial. Otro tipo de calibración requiere entradas externas de cantidades conocidas (p. ej., estándares de voltaje o referencias de resistencia de precisión) y normalmente se realizaría con poca frecuencia (cada año para equipos utilizados en condiciones normales, más a menudo cuando se utilizan en aplicaciones de metrología ).
De estos tipos de error, el error de compensación es el más sencillo de corregir (asumiendo que hay una compensación constante en todo el rango del convertidor). Esto a menudo se hace internamente en el propio convertidor tomando mediciones periódicas del potencial de tierra. Idealmente, medir el terreno siempre debería dar como resultado una salida cero. Cualquier salida distinta de cero indica el error de compensación en el convertidor. Es decir, si la medición de tierra dio como resultado una salida de 0,001 voltios, se puede suponer que todas las mediciones se compensarán en la misma cantidad y se pueden restar 0,001 de todos los resultados posteriores.
El error de ganancia también se puede medir y corregir internamente (nuevamente suponiendo que hay un error de ganancia constante en todo el rango de salida). La referencia de voltaje (o algún voltaje derivado directamente de la referencia) se puede utilizar como entrada al convertidor. Si se supone que la referencia de voltaje es precisa (dentro de las tolerancias del convertidor) o que la referencia de voltaje ha sido calibrada externamente con un estándar de voltaje, cualquier error en la medición sería un error de ganancia en el convertidor. Si, por ejemplo, la medición de la referencia de 5 voltios de un convertidor dio como resultado una salida de 5,3 voltios (después de tener en cuenta cualquier error de compensación), se puede aplicar un multiplicador de ganancia de 0,94 (5/5,3) a cualquier resultado de medición posterior.
