stringtranslate.com

Centro de control de la plataforma

Diagrama de bloques de la arquitectura del chipset basado en el concentrador de controlador de plataforma, que incluye un controlador de memoria integrado (IMC) en la CPU
Un PCH Intel DH82H81 con su chip expuesto

El Platform Controller Hub ( PCH ) es una familia de chipsets de un solo chip de Intel , introducido por primera vez en 2009. Es el sucesor de la Intel Hub Architecture , que utilizaba dos chips (un puente norte y un puente sur ) y apareció por primera vez en la serie Intel 5 .

El PCH controla ciertas rutas de datos y funciones de soporte utilizadas junto con las CPU de Intel . Estas incluyen el reloj (el reloj del sistema ), la Interfaz de pantalla flexible (FDI) y la Interfaz de medios directos (DMI), aunque la FDI se utiliza solo cuando se requiere que el chipset admita un procesador con gráficos integrados . Como tal, las funciones de E/S se reasignan entre este nuevo concentrador central y la CPU en comparación con la arquitectura anterior: algunas funciones del puente norte, el controlador de memoria y los carriles PCIe , se integraron en la CPU mientras que el PCH se hizo cargo de las funciones restantes además de los roles tradicionales del puente sur. AMD tiene su equivalente para el PCH, conocido simplemente como chipset desde el lanzamiento de la arquitectura Zen en 2017. [1] AMD ya no utiliza su equivalente para el PCH, el concentrador de controlador Fusion (FCH).

Descripción general

Matriz de concentrador de controlador de plataforma Intel Cannon Lake

La arquitectura PCH reemplaza a la arquitectura Hub anterior de Intel , con su diseño abordando el eventual cuello de botella problemático de rendimiento entre el procesador y la placa base . Bajo la arquitectura Hub, una placa base tendría un chipset de dos piezas que constaba de un chip de puente norte y un chip de puente sur. Con el tiempo, la velocidad de las CPU siguió aumentando, pero el ancho de banda del bus frontal (FSB) (conexión entre la CPU y la placa base) no, lo que resultó en un cuello de botella de rendimiento. [2]

Como solución al cuello de botella, se reorganizaron varias funciones pertenecientes a los chipsets tradicionales de puente norte y puente sur . El puente norte y sus funciones se eliminaron por completo: el controlador de memoria, las líneas PCI Express para tarjetas de expansión y otras funciones del puente norte ahora se incorporan en la matriz de la CPU como un agente del sistema (Intel) o se empaquetan en el procesador en una matriz de E/S (AMD Zen 2).

El PCH incorpora algunas de las funciones restantes del puente norte (por ejemplo, el reloj) además de todas las funciones del puente sur, reemplazándolo. El reloj del sistema era anteriormente una conexión a un chip dedicado, pero ahora está incorporado en el PCH. Existen dos conexiones diferentes entre el PCH y la CPU: Interfaz de pantalla flexible (FDI) e Interfaz de medios directos (DMI). La FDI se utiliza solo cuando el chipset requiere soportar un procesador con gráficos integrados. El motor de administración de Intel también se trasladó al PCH a partir de los procesadores Nehalem y los chipsets de la serie 5. Los chipsets de AMD, en cambio, utilizan varios carriles PCIe para conectarse con la CPU al mismo tiempo que proporcionan sus propios carriles PCIe, que también son proporcionados por el propio procesador. [3] [4] El chipset también contiene la memoria BIOS no volátil .

Con las funciones del puente norte integradas a la CPU, ahora se libera gran parte del ancho de banda necesario para los chipsets.

Este estilo comenzó en Nehalem y se mantendrá en el futuro previsible, a través de Cannon Lake .

Eliminación gradual

Comenzando con los procesadores Haswell de consumo ultrabajo y continuando con los procesadores móviles Skylake , Intel incorporó los controladores de E/S de puente sur en el encapsulado de la CPU, eliminando el PCH para un diseño de sistema en encapsulado (SOP) con dos matrices; la matriz más grande es la matriz de la CPU, la matriz más pequeña es la matriz PCH. [5] En lugar de DMI , estos SOP exponen directamente los carriles PCIe, así como las líneas SATA, USB y HDA de los controladores integrados y las líneas SPI/ I²C /UART/GPIO para sensores. Al igual que las CPU compatibles con PCH, continúan exponiendo las líneas DisplayPort, RAM y SMBus . Sin embargo, un regulador de voltaje completamente integrado estará ausente hasta Cannon Lake. [ necesita actualización ]

El FCH de AMD ha sido descontinuado desde el lanzamiento de la serie de CPU Carrizo, ya que se ha integrado en el mismo chip que el resto de la CPU. [6] Sin embargo, desde el lanzamiento de la arquitectura Zen, todavía hay un componente llamado chipset que solo maneja E/S de velocidad relativamente baja, como puertos USB y SATA, y se conecta a la CPU con una conexión PCIe. En estos sistemas, todas las conexiones PCIe se enrutan directamente a la CPU. [7] La ​​interfaz UMI que AMD usaba anteriormente para comunicarse con el FCH se reemplaza con una conexión PCIe. Técnicamente, el procesador puede funcionar sin un chipset; solo continúa estando presente para interactuar con E/S de baja velocidad. [8] Las CPU para servidores y portátiles de AMD adoptan un diseño de sistema en chip (SoC) autónomo que no requiere un chipset. [9] [10] [11]

Pico Ibex

Los chipsets de la serie 5 de Intel fueron los primeros en incorporar un PCH. Este primer PCH tiene el nombre en código Ibex Peak .

Esto tiene las siguientes variaciones:

Asuntos

Langwell

Langwell es el nombre en clave de un PCH en la plataforma Moorestown MID /smartphone. [12] [13] para microprocesadores Atom Lincroft .

Esto tiene las siguientes variaciones:

Punta del tigre

Intel CG82NM10

Tiger Point es el nombre en código de un PCH en el chipset de la plataforma de netbook Pine Trail para microprocesadores Atom Pineview .

Esto tiene las siguientes variaciones:

Acantilado superior

Topcliff es el nombre en código de un PCH en el chipset de la plataforma integrada Queens Bay para microprocesadores Atom Tunnel Creek .

Se conecta al procesador a través de PCIe (en lugar de DMI como lo hacen otros PCH).

Esto tiene las siguientes variaciones:

Punta puma

Cougar Point es el nombre en código de un PCH en los chipsets de la serie 6 de Intel para plataformas móviles, de escritorio y de estaciones de trabajo/servidores. Está más estrechamente asociado con los procesadores Sandy Bridge .

Esto tiene las siguientes variaciones:

Asuntos

En el primer mes después del lanzamiento de Cougar Point, enero de 2011, Intel publicó un comunicado de prensa en el que afirmaba que se había descubierto un error de diseño. En concreto, un transistor en el árbol de reloj PLL de 3 Gbit/s estaba recibiendo un voltaje demasiado alto. El resultado proyectado fue una tasa de fallos del 5-15% en tres años de los puertos SATA de 3 Gbit/s, que se utilizan habitualmente para dispositivos de almacenamiento como discos duros y unidades ópticas. El error estaba presente en la revisión B2 de los chipsets y se solucionó con la B3. Z68 no tenía este error, ya que la revisión B2 nunca se publicó. Los puertos de 6 Gbit/s no se vieron afectados. Este error fue especialmente un problema con el chipset H61, que sólo tenía puertos SATA de 3 Gbit/s. A través de los OEM , Intel planea reparar o sustituir todos los productos afectados a un coste de 700 millones de dólares. [14] [15]

Casi todas las placas base fabricadas con chipsets Cougar Point fueron diseñadas para manejar procesadores Sandy Bridge y, posteriormente, Ivy Bridge. ASRock produjo una placa base para procesadores LGA 1156 , basada en el chipset P67, la P67 Transformer. Soporta exclusivamente procesadores Lynnfield Core i5/i7 y Xeon, utilizando el socket LGA 1156. Después de que se retirara del mercado la revisión B2 de los chipsets Cougar Point, ASRock decidió no actualizar la placa base P67 Transformer y dejó de fabricarla. Algunos pequeños fabricantes chinos están produciendo placas base LGA 1156 con chipset H61.

Punta Whitney

Whitney Point es el nombre clave de un PCH en la plataforma de tableta Oak Trail para microprocesadores Atom Lincroft .

Esto tiene las siguientes variaciones:

Punta Pantera

Intel BD82HM77 PCH Punto Pantera

Panther Point es el nombre en código de un PCH en los chipsets de la serie 7 de Intel para dispositivos móviles y de escritorio. Está más estrechamente asociado con los procesadores Ivy Bridge . Estos chipsets (excepto el PCH HM75) tienen USB 3.0 integrado . [16]

Esto tiene las siguientes variaciones:

Arroyo de la cueva

Cave Creek es el nombre clave del PCH más estrechamente asociado con las plataformas Crystal Forest y los procesadores Gladden [17] o Sandy Bridge-EP/EN [18] .

Patsburgo

Patsburg es el nombre en código de un PCH en los chipsets de la serie 7 de Intel para servidores y estaciones de trabajo que utilizan el socket LGA 2011. Se lanzó inicialmente en 2011 como parte de Intel X79 para los procesadores Sandy Bridge-E para entusiastas de las computadoras de escritorio en plataformas Waimea Bay . [19] Patsburg se utilizó luego para la plataforma de servidor Sandy Bridge-EP (la plataforma tenía el nombre en código Romley y las CPU tenían el nombre en código Jaketown, y finalmente se comercializaron como serie Xeon E5-2600) lanzada a principios de 2012. [20]

Lanzados en el otoño de 2013, los procesadores Ivy Bridge-E /EP (este último con la marca Xeon E5-2600 v2 series) también funcionan con Patsburg, generalmente con una actualización del BIOS. [21] [22]

Patsburg tiene las siguientes variantes:

Arroyo Coleto

Coleto Creek es el nombre clave del PCH más estrechamente asociado con las plataformas Highland Forest y los procesadores Ivy Bridge-EP [23] .

Punta del lince

Lynx Point es el nombre en código de un PCH en los chipsets Intel Serie 8 , más estrechamente asociado con los procesadores Haswell con zócalo LGA 1150. [24] El chipset Lynx Point se conecta al procesador principalmente a través de la interfaz Direct Media Interface (DMI). [25]

Están disponibles las siguientes variantes: [26]

Además, están disponibles las siguientes variantes más nuevas, también conocidas como Wildcat Point , que también admiten procesadores Haswell Refresh : [27]

Asuntos

Una falla de diseño hace que los dispositivos conectados al controlador USB 3.0 integrado de Lynx Point se desconecten cuando el sistema se activa desde el estado S3 ( Suspender a RAM ), lo que obliga a los dispositivos USB a reconectarse aunque no se pierdan datos. [28] [29] Este problema se corrige en el nivel de paso C2 del chipset Lynx Point. [30]

Wellsburg

Wellsburg es el nombre en código de la serie C610 de procesadores PCH, compatible con los procesadores Haswell-E (Core i7 Extreme), Haswell-EP ( Xeon E5-16xx v3 y Xeon E5-26xx v3 ) y Broadwell-EP (Xeon E5-26xx v4). Wellsburg, que es similar a Patsburg en términos generales, consume solo hasta 7 W cuando está completamente cargado. [31]

Wellsburg tiene las siguientes variaciones:

Punto del amanecer

Sunrise Point es el nombre en código de un PCH en los chipsets Intel Serie 100 , más estrechamente asociado con los procesadores Skylake con zócalo LGA 1151 .

Están disponibles las siguientes variantes: [32]

Punto de unión

Union Point es el nombre clave de un PCH en los chipsets Intel Serie 200 , más estrechamente asociado con los procesadores Kaby Lake con socket LGA 1151 .

Están disponibles las siguientes variantes: [33]

Lewisburgo

Lewisburg es el nombre en código de la PCH de la serie C620, que admite procesadores Skylake-X / Kaby Lake-X con zócalo LGA 2066 (" Skylake-W " Xeon).

Lewisburg tiene las siguientes variaciones:

Cataratas de la cuenca

Basin Falls es el nombre en código de la PCH de la serie C400, compatible con los procesadores Skylake-X / Kaby Lake-X (de marca Core i9 Extreme y Xeon " Skylake-W "). En general, similar a Wellsburg, Basin Falls consume solo hasta 6 W cuando está completamente cargada.

Basin Falls tiene las siguientes variaciones:

Punta del cañón

Cannon Point es el nombre en código de un PCH en los chipsets Intel Serie 300 , más estrechamente asociado con los procesadores Coffee Lake con zócalo LGA 1151. [34]

Están disponibles las siguientes variantes: [35]

PCH del lago Comet

PCH de Rocket Lake

PCH del lago Alder

PCH del lago Raptor

Véase también

Referencias

  1. ^ Burke, Steve (1 de junio de 2018). "¿Qué es un chipset? AMD vs. Intel (Z390 vs. Z490, etc.)". GamersNexus.net . Archivado desde el original el 29 de agosto de 2019. Consultado el 9 de agosto de 2020 .
  2. ^ Hook, Brian (17 de septiembre de 2003). "Rompiendo la barrera de la velocidad: el cuello de botella del bus frontal". Technewsworld . Consultado el 1 de febrero de 2016 .
  3. ^ Bonshor, Gavin. "Descripción general de la placa base AMD TRX40: 12 nuevas placas base analizadas". www.anandtech.com .
  4. ^ Burke, Steve. "Comparación de chipsets AMD X570 vs. X470, X370, líneas, especificaciones y diferencias". www.gamersnexus.net .
  5. ^ Cutress, Ian. "Intel lanza Broadwell-U: nuevos modelos, hasta 48 UE e Iris 6100". www.anandtech.com .
  6. ^ "AMD en ISSCC 2015: Detalles de Carrizo y Excavadora".
  7. ^ "Revisión de AMD Zen 4 Ryzen 9 7950X y Ryzen 5 7600X: recuperando la gama alta".
  8. ^ "Revisión de AMD Zen y Ryzen 7: un análisis profundo de 1800X, 1700X y 1700".
  9. ^ https://www.amd.com/system/files/documents/4th-gen-epyc-processor-architecture-white-paper.pdf [ URL básica PDF ]
  10. ^ Kennedy, Patrick (8 de abril de 2019). "Revisión de la plataforma mITX AMD EPYC 3151 de Supermicro M11SDV-4C-LN4F". ServeTheHome . Consultado el 18 de agosto de 2024 .
  11. ^ Cutress, Andrei Frumusanu, Dr Ian. "Revisión de AMD 3rd Gen EPYC Milan: un equilibrio entre el rendimiento máximo y el rendimiento por núcleo". www.anandtech.com . Consultado el 18 de agosto de 2024 .{{cite web}}: CS1 maint: varios nombres: lista de autores ( enlace )
  12. ^ Información de fondo de Langwell, Intel , archivado desde el original el 9 de julio de 2012 , consultado el 3 de agosto de 2010
  13. ^ La nueva plataforma basada en el procesador Intel Atom que consume mucha menos energía prepara a Intel para el lanzamiento de teléfonos inteligentes y tabletas, Intel , 4 de mayo de 2010 , consultado el 27 de julio de 2010
  14. ^ Intel identifica un error en el diseño del chipset y busca una solución, Intel , 31 de enero de 2011
  15. ^ La fuente del error SATA Cougar Point de Intel, AnandTech , 31 de enero de 2011
  16. ^ "Corrección: Ivy Bridge y Thunderbolt: destacados, no integrados". AnandTech . Consultado el 21 de enero de 2014 .
  17. ^ "Intel Xeon/Core/Pentium/Celeron, conjunto de chips de comunicaciones 89xx". Intel . 13 de enero de 2014 . Consultado el 21 de enero de 2014 .
  18. ^ "Procesador Intel Xeon E5-2600/E5-2400/Chipset de comunicaciones 89xx". Ssl.intel.com . Consultado el 21 de enero de 2014 .
  19. ^ "Una mirada a la plataforma para entusiastas de próxima generación de Intel: Sandy Bridge E y Waimea Bay", vr-zone.com , 15 de abril de 2010, archivado desde el original el 23 de abril de 2010 , consultado el 27 de julio de 2010
  20. ^ "Intel conecta ambos sockets con procesadores Xeon E5-2600 'Jaketown' • The Channel". Channelregister.co.uk . 2012-03-06 . Consultado el 2014-01-21 .
  21. ^ "Ivy Bridge-E no es un chip LLC de 8 núcleos y 20 MB reducido". techPowerUp.com . 2013-08-12 . Consultado el 2014-01-21 .
  22. ^ "Intel divide los chips Xeon E5-2600 v2 en cajas de dos sockets". www.theregister.com .
  23. ^ "Intel anuncia Highland Forest, una nueva plataforma que acelerará la transformación de la red". Intel . 2013-12-04 . Consultado el 2014-08-09 .
  24. ^ Shawn Knight (13 de noviembre de 2012). "Las diapositivas filtradas de Intel detallan el chipset Lynx Point de Haswell". techspot.com . Consultado el 30 de octubre de 2013 .
  25. ^ "Detalles del chipset Intel "Lynx Point" serie 8, completamente SATA 6 Gbit/s". techpowerup.com . 2012-02-17 . Consultado el 2013-10-30 .
  26. ^ "Productos (anteriormente Lynx Point)". Intel . Consultado el 30 de octubre de 2013 .
  27. ^ Andrew Cunningham (11 de mayo de 2014). "Los nuevos chipsets de Intel aceleran el almacenamiento, pero les faltan nuevas CPU". arstechnica.com . Consultado el 13 de mayo de 2014 .
  28. ^ "La corrección del problema del controlador USB 3.0 de Lynx Point requiere nuevo hardware". techpowerup.com . 2013-03-11 . Consultado el 2013-10-30 .
  29. ^ Frank Everaardt (1 de marzo de 2013). "Problemas con USB 3.0 para Haswell de Intel". hardware.info . Consultado el 30 de octubre de 2013 .
  30. ^ "Disponibilidad de la versión Haswell C2". arstechnica.com . 2013 . Consultado el 30 de octubre de 2013 .
  31. ^ "Intel prepara microprocesadores Xeon "Broadwell-EP" de 18 núcleos para su lanzamiento en 2015 - Informe". xbitlabs.com . Archivado desde el original el 2013-12-24 . Consultado el 2014-01-21 .
  32. ^ "Productos (anteriormente Skylake)". Intel . Consultado el 24 de octubre de 2015 .
  33. ^ "Productos (anteriormente Kaby Lake)". Intel . Consultado el 18 de agosto de 2017 .
  34. ^ Shilov, Anton (26 de abril de 2018). "Intel presenta PCH Z390 y X399 para CPU Cannon Lake y Coffee Lake". AnandTech . Consultado el 29 de junio de 2018 .
  35. ^ "Productos (anteriormente Coffee Lake)". Intel . Consultado el 29 de junio de 2018 .