Un DIMM con búfer completo (FB-DIMM) es un tipo de módulo de memoria que se utiliza en sistemas informáticos. Está diseñado para mejorar el rendimiento y la capacidad de la memoria al permitir que varios módulos de memoria se conecten al controlador de memoria mediante una interfaz en serie, en lugar de una paralela. A diferencia de la arquitectura de bus paralelo de las DRAM tradicionales, un FB-DIMM tiene una interfaz en serie entre el controlador de memoria y el búfer de memoria avanzado (AMB). Convencionalmente, las líneas de datos del controlador de memoria tienen que estar conectadas a las líneas de datos de cada módulo DRAM , es decir, a través de buses multidrop . A medida que aumenta el ancho de la memoria junto con la velocidad de acceso, la señal se degrada en la interfaz entre el bus y el dispositivo. Esto limita la velocidad y la densidad de la memoria, por lo que los FB- DIMM adoptan un enfoque diferente para resolver el problema.
Los módulos DIMM DDR2 FB de 240 pines no son compatibles mecánica ni eléctricamente con los módulos DIMM DDR2 de 240 pines convencionales. Por ello, estos dos tipos de módulos DIMM tienen muescas diferentes para evitar el uso del módulo incorrecto.
Como ocurre con casi todas las especificaciones de RAM, la especificación FB-DIMM fue publicada por JEDEC .
La arquitectura DIMM con buffer completo introduce un buffer de memoria avanzado (AMB) entre el controlador de memoria y el módulo de memoria. A diferencia de la arquitectura de bus paralelo de las DRAM tradicionales, un FB-DIMM tiene una interfaz serial entre el controlador de memoria y el AMB. Esto permite aumentar el ancho de la memoria sin aumentar el número de pines del controlador de memoria más allá de un nivel factible. Con esta arquitectura, el controlador de memoria no escribe en el módulo de memoria directamente, sino que lo hace a través del AMB. De este modo, el AMB puede compensar el deterioro de la señal almacenando en buffer y reenviando la señal.
El AMB también puede ofrecer corrección de errores , sin imponer ninguna sobrecarga adicional en el procesador o el controlador de memoria del sistema. También puede utilizar la función Bit Lane Failover Correction para identificar rutas de datos incorrectas y eliminarlas de la operación, lo que reduce drásticamente los errores de comando/dirección. Además, dado que las lecturas y escrituras se almacenan en búfer, el controlador de memoria puede realizarlas en paralelo. Esto permite interconexiones más simples y (en teoría) chips controladores de memoria independientes del hardware (como DDR2 y DDR3 ) que se pueden usar indistintamente.
Las desventajas de este enfoque son: introduce latencia en la solicitud de memoria, requiere un consumo de energía adicional para los chips de búfer y las implementaciones actuales crean un bus de escritura de memoria significativamente más estrecho que el bus de lectura de memoria. Esto significa que las cargas de trabajo que utilizan muchas escrituras (como la informática de alto rendimiento ) se ralentizarán significativamente. Sin embargo, esta ralentización no es tan grave como no tener suficiente capacidad de memoria para evitar el uso de cantidades significativas de memoria virtual , por lo que las cargas de trabajo que utilizan cantidades extremas de memoria en patrones irregulares podrían verse ayudadas por el uso de DIMM con búfer completo. [ cita requerida ]
El estándar JEDEC JESD206 define el protocolo, y JESD82-20 define la interfaz AMB para la memoria DDR2. El protocolo se describe de forma más general en muchos otros lugares. [1] [2] [3] [4] [5] El canal FB-DIMM consta de 14 líneas de bits "hacia el norte" que llevan datos desde la memoria al procesador y 10 líneas de bits "hacia el sur" que llevan comandos y datos desde el procesador a la memoria. Cada bit se transporta sobre un par diferencial, sincronizado a 12 veces la frecuencia de reloj de la memoria básica, 6 veces la frecuencia de datos de doble bombeo. Por ejemplo, para los chips DRAM DDR2-667, el canal funcionaría a 4000 MHz. Cada 12 ciclos constituye una trama, 168 bits hacia el norte y 120 bits hacia el sur.
Una trama en dirección norte lleva 144 bits de datos, la cantidad de datos producidos por una matriz DDR SDRAM de 72 bits de ancho en ese tiempo, y 24 bits de CRC para detección de errores. No hay información de encabezado, aunque las tramas no utilizadas incluyen un CRC deliberadamente no válido.
Una trama en dirección sur lleva 98 bits de carga útil y 22 bits de CRC. Dos bits de carga útil son un tipo de trama y 24 bits son un comando. Los 72 bits restantes pueden ser (según el tipo de trama) 72 bits de datos de escritura, dos comandos más de 24 bits o un comando más más 36 bits de datos que se escribirán en un registro de control AMB.
Los comandos corresponden a ciclos de acceso estándar de DRAM, como comandos de selección de fila, precarga y actualización. Los comandos de lectura y escritura incluyen solo direcciones de columna. Todos los comandos incluyen una dirección FB-DIMM de 3 bits, lo que permite hasta 8 módulos FB-DIMM en un canal.
Debido a que los datos de escritura se suministran más lentamente de lo que la memoria DDR espera, las escrituras se almacenan en el búfer del AMB hasta que se puedan escribir en una ráfaga. Los comandos de escritura no están vinculados directamente a los datos de escritura; en cambio, cada AMB tiene un FIFO de datos de escritura que se llena con cuatro tramas de datos de escritura consecutivas y se vacía con un comando de escritura.
Tanto los enlaces en dirección norte como en dirección sur pueden funcionar a máxima velocidad con una línea de bits deshabilitada, descartando 12 bits de información CRC por trama.
Tenga en cuenta que el ancho de banda de un canal FB-DIMM es igual al ancho de banda de lectura pico de un canal de memoria DDR (y esta velocidad se puede mantener, ya que no hay contención por el canal en dirección norte), más la mitad del ancho de banda de escritura pico de un canal de memoria DDR (que a menudo se puede mantener, si un comando por trama es suficiente). La única sobrecarga es la necesidad de una trama de sincronización de canal (que genera una trama de estado en dirección norte como respuesta) cada 32 a 42 tramas (2,5-3 % de sobrecarga).
Intel ha adoptado la tecnología para sus series Xeon 5000/5100 y superiores, lo que considera "una dirección estratégica a largo plazo para los servidores". [6]
Sun Microsystems utilizó FB-DIMM para el procesador de servidor Niagara II (UltraSparc T2) . [7]
La plataforma de sistema para entusiastas de Intel, Skulltrail, utiliza FB-DIMM para su sistema multi-GPU y de doble zócalo de CPU. [8]
Los FB-DIMM tienen 240 pines y tienen la misma longitud total que otros DIMM DDR, pero se diferencian por tener hendiduras en ambos extremos dentro de la ranura. [ cita requerida ]
El costo de la memoria FB-DIMM fue inicialmente mucho más alto que el de las memorias DIMM registradas , lo que puede ser uno de los factores que explican su nivel actual de aceptación. Además, el chip AMB disipa una cantidad considerable de calor, lo que genera problemas de refrigeración adicionales. Aunque se hicieron grandes esfuerzos para minimizar el retraso en el AMB, hay un costo notable en la latencia de acceso a la memoria. [9] [10] [11]
A partir de septiembre de 2006, AMD eliminó el FB-DIMM de su hoja de ruta. [12] En diciembre de 2006, AMD reveló en una de las diapositivas que los microprocesadores basados en la nueva microarquitectura K10 tienen soporte para FB-DIMM "cuando sea apropiado". [13] Además, AMD también desarrolló el Socket G3 Memory Extender ( G3MX ), que utiliza un solo búfer para cada 4 módulos en lugar de uno para cada uno, para ser utilizado por sistemas basados en Opteron en 2009. [14]
En el Intel Developer Forum de 2007 se reveló que los principales fabricantes de memoria no tienen planes de ampliar los módulos FB-DIMM para que admitan DDR3 SDRAM. En cambio, solo se han presentado módulos DIMM registrados para DDR3 SDRAM. [15]
En 2007, Intel demostró FB-DIMM con latencias más cortas, CL5 y CL3, mostrando una mejora en las latencias. [16]
El 5 de agosto de 2008, Elpida Memory anunció que produciría en masa el primer FB-DIMM del mundo con una capacidad de 16 Gigabytes , a partir del cuarto trimestre de 2008, [17] sin embargo, a enero de 2011 [actualizar]el producto no ha aparecido y el comunicado de prensa ha sido eliminado del sitio de Elpida. [18]
{{cite journal}}: Requiere citar revista |journal=( ayuda ){{cite journal}}: Requiere citar revista |journal=( ayuda ){{cite news}}: CS1 maint: URL no apta ( enlace ){{cite web}}: CS1 maint: URL no apta ( enlace ){{cite web}}: CS1 maint: URL no apta ( enlace )