El Intel MCS-51 (comúnmente denominado 8051 ) es una serie de microcontroladores (MCU) de un solo chip desarrollados por Intel en 1980 para su uso en sistemas integrados . El arquitecto del conjunto de instrucciones Intel MCS-51 fue John H. Wharton . [1] [2] Las versiones originales de Intel fueron populares en la década de 1980 y principios de la de 1990, y los derivados compatibles con binarios mejorados siguen siendo populares hoy en día. Es un ordenador con un conjunto de instrucciones complejo , pero también tiene algunas de las características de las arquitecturas RISC , como un gran conjunto de registros y ventanas de registro , y tiene espacios de memoria separados para instrucciones de programa y datos.
La familia MCS-51 original de Intel se desarrolló utilizando tecnología de semiconductor de óxido metálico ( NMOS ) de tipo N, al igual que su predecesora Intel MCS-48 , pero las versiones posteriores, identificadas por una letra C en su nombre (por ejemplo, 80C51) utilizan tecnología de semiconductor de óxido metálico complementario ( CMOS ) y consumen menos energía que sus predecesoras NMOS. Esto las hizo más adecuadas para dispositivos alimentados por batería.
La familia continuó en 1996 con el MCS-151 mejorado de 8 bits y la familia MCS-251 de 8/16 bits / 32 bits de microcontroladores compatibles con binarios. [3] Aunque Intel ya no fabrica la familia MCS-51, MCS-151 y MCS-251, los derivados compatibles con binarios mejorados fabricados por numerosos proveedores siguen siendo populares en la actualidad. Algunos derivados integran un procesador de señal digital (DSP) o una unidad de punto flotante (coprocesador, FPU). Más allá de estos dispositivos físicos, varias empresas también ofrecen derivados MCS-51 como núcleos IP para su uso en diseños de matriz de puertas programables en campo (FPGA) o circuitos integrados específicos de la aplicación (ASIC).
La arquitectura 8051 proporciona muchas funciones ( unidad central de procesamiento (CPU), memoria de acceso aleatorio (RAM), memoria de solo lectura (ROM), puertos de entrada/salida (E/S), puerto serie, control de interrupciones , temporizadores ) en un solo paquete :
Una característica del núcleo 8051 es la inclusión de un motor de procesamiento booleano, que permite que las operaciones lógicas booleanas a nivel de bit se realicen de manera directa y eficiente en registros internos seleccionados , puertos y ubicaciones de RAM seleccionadas . Otra característica es la inclusión de cuatro conjuntos de registros de trabajo seleccionables por banco , que reducen en gran medida el tiempo necesario para realizar los cambios de contexto para entrar y salir de las rutinas de servicio de interrupción . Con una instrucción, el 8051 puede cambiar de banco de registros, evitando la tarea que consume mucho tiempo de transferir los registros críticos a la RAM.
Una vez que se ha configurado un UART y, si es necesario, un temporizador, el programador solo necesita escribir una rutina de interrupción simple para rellenar el registro de desplazamiento de envío cada vez que el último bit se desplaza hacia afuera por el UART y/o vaciar por completo el registro de desplazamiento de recepción (copiar los datos en otro lugar). El programa principal realiza entonces lecturas y escrituras en serie simplemente leyendo y escribiendo datos de 8 bits en las pilas.
A partir de 2013 [actualizar], muchos de los principales fabricantes de chips aún siguen desarrollando nuevos derivados y los principales proveedores de compiladores como IAR Systems , Keil y Altium Tasking [6] publican actualizaciones continuamente.
Los microcontroladores basados en MCS-51 incluyen típicamente uno o dos UART , dos o tres temporizadores, 128 o 256 bytes de RAM de datos interna (16 bytes de los cuales son direccionables por bits), hasta 128 bytes de E/S , de 512 bytes a 64 KB de memoria de programa interna y, a veces, una cantidad de RAM de datos extendida (ERAM) ubicada en el espacio de datos externo. La RAM y la ROM externas comparten los buses de datos y direcciones. El núcleo 8051 original funcionaba a 12 ciclos de reloj por ciclo de máquina, y la mayoría de las instrucciones se ejecutaban en uno o dos ciclos de máquina. Con una frecuencia de reloj de 12 MHz , el 8051 podía ejecutar 1 millón de instrucciones de un ciclo por segundo o 500.000 instrucciones de dos ciclos por segundo. En la actualidad, se utilizan comúnmente núcleos 8051 mejorados que funcionan a seis, cuatro, dos o incluso un reloj por ciclo de máquina (denominados "1T") y tienen frecuencias de reloj de hasta 100 MHz, por lo que son capaces de ejecutar una cantidad aún mayor de instrucciones por segundo. Todos los dispositivos de Silicon Labs , algunos de Dallas (ahora parte de Maxim Integrated ) y algunos de Atmel (ahora parte de Microchip ) tienen núcleos de ciclo único . [7] [8] [9]
Las variantes del 8051 pueden incluir temporizadores de reinicio integrados con detección de caídas de tensión, osciladores en chip, memoria de programa flash ROM autoprogramable, RAM externa integrada, almacenamiento interno adicional de programas, código de cargador de arranque en ROM, almacenamiento de datos no volátil EEPROM , interfaces de host I2C , SPI y USB , bus CAN o LIN , módulos de radio Zigbee o Bluetooth , generadores PWM , comparadores analógicos , convertidores analógico-digitales y digital-analógicos , RTC , contadores y temporizadores adicionales, instalaciones de depuración en circuito , más fuentes de interrupción, modos de ahorro de energía adicionales, más/menos puertos paralelos, etc. Intel fabricó una versión programada por máscara, 8052AH-BASIC, con un intérprete BASIC en ROM, capaz de ejecutar programas de usuario cargados en RAM.
Los microcontroladores basados en MCS-51 se han adaptado a entornos extremos. Ejemplos de variantes de alta temperatura son la familia Tekmos TK8H51 para −40 °C a +250 °C [10] o el Honeywell HT83C51 para −55 °C a +225 °C (con funcionamiento durante hasta 1 año a +300 °C). [11] Los microcontroladores MCS-51 resistentes a la radiación para su uso en naves espaciales están disponibles; por ejemplo, de Cobham (anteriormente Aeroflex ) como el UT69RH051 [12] o de NIIET como el 1830VE32 ( ‹Ver Tfd› Ruso : 1830ВЕ32 ). [13]
En algunas escuelas de ingeniería, el microcontrolador 8051 se utiliza en cursos introductorios de microcontroladores. [14] [15] [16] [17]
El primer microcontrolador MCS-51 de Intel fue el 8051, con 4 KB de ROM y 128 bytes de RAM. Las variantes que comienzan con 87 tienen una EPROM programable por el usuario, a veces borrable mediante rayos UV. Las variantes con una C como tercer carácter son algún tipo de CMOS . 8031 y 8032 son versiones sin ROM, con 128 y 256 bytes de RAM. El último dígito puede indicar el tamaño de la memoria, p. ej., 8052 con 8 KB de ROM, 87C54 con 16 KB de EPROM y 87C58 con 32 KB de EPROM, todas con 256 bytes de RAM.
El MCS-51 tiene cuatro tipos distintos de memoria: RAM interna, registros de funciones especiales, memoria de programa y memoria de datos externa. Para acceder a ellas de manera eficiente, algunos compiladores [18] utilizan hasta 7 tipos de definiciones de memoria: RAM interna, acceso de un solo bit a la RAM interna, registros de funciones especiales, acceso de un solo bit a registros de funciones especiales seleccionados (divisibles por 8), RAM de programa, RAM externa a la que se accede mediante un acceso indirecto a registros, utilizando uno de los registros estándar de 8 bits, y acceso indirecto a la RAM externa a registros utilizando el registro de acceso indirecto de 16 bits.
El conjunto de instrucciones del 8051 está diseñado como una arquitectura Harvard con memoria segregada (datos e instrucciones); solo puede ejecutar código obtenido de la memoria de programa y no tiene instrucciones para escribir en la memoria de programa. Sin embargo, el bus que sale del CI tiene una única dirección y ruta de datos, y se parece mucho a un bus de arquitectura Von Neumann .
La mayoría de los sistemas 8051 respetan el conjunto de instrucciones y requieren funciones personalizadas para descargar nuevos programas ejecutables, por ejemplo, en la memoria flash.
La memoria RAM interna (IRAM) tiene un espacio de direcciones de 8 bits, que utiliza las direcciones 0 a 0xFF. La IRAM de 0x00 a 0x7F contiene 128 registros de 1 byte direccionables directamente, a los que se puede acceder utilizando una dirección absoluta de 8 bits que forma parte de la instrucción. Alternativamente, se puede acceder a la IRAM de forma indirecta: la dirección se carga en R0 o R1, y se accede a la memoria utilizando la sintaxis @R0 o @R1, o como memoria de pila a través del puntero de pila SP, con las operaciones PUSH y POP; y las operaciones *CALL y RET.
El 8051 original tiene solo 128 bytes de IRAM. El 8052 agregó IRAM de 0x80 a 0xFF, a la que solo se puede acceder de manera indirecta (por ejemplo, para usarla como espacio de pila). La mayoría de los clones del 8051 también tienen 256 bytes completos de IRAM.
Los accesos directos a las direcciones IRAM 0x80–0xFF, en cambio, se asignan a los registros de funciones especiales (SFR), donde se encuentran los acumuladores A, B, el bit de transporte C y otros registros especiales para control, estado, etc.
Los registros de funciones especiales (SFR) se encuentran en el mismo espacio de direcciones que la IRAM, en las direcciones 0x80 a 0xFF, y se accede a ellos directamente utilizando las mismas instrucciones que para la mitad inferior de la IRAM. No se puede acceder a ellos indirectamente a través de @R0 o @R1 o mediante el puntero de pila SP; el acceso indirecto a esas direcciones accederá a la segunda mitad de la IRAM.
Los registros de funciones especiales (SFR) incluyen los acumuladores A (o ACC, en E0) y B (en F0) y la palabra de estado del programa (o PSW, en D0), así como el puntero de datos de 16 bits DPTR (en 82, como DPL y 83 como DPH). Además de estos, un pequeño núcleo de otros registros de funciones especiales, incluido el IE de habilitación de interrupción en A8 y la IP de prioridad de interrupción en B8; los puertos de E/S P0 (80), P1 (90), P2 (A0), P3 (B0); el control de E/S en serie SCON (98) y el búfer SBUF (99); el registro de control de CPU/energía PCON (87); y los registros para el control de los temporizadores 0 y 1 (TCON en 88) y el modo de operación (TMOD en 89), el temporizador 0 de 16 bits (TL0 en 8A, TH0 en 8C) y el temporizador 1 (TL1 en 8B, TH1 en 8D) – están presentes en todas las versiones del 8051. Otras direcciones dependen de la versión; en particular, los registros del temporizador 2 para el 8052, el registro de control T2CON (en C8), la captura/enganche de 16 bits (RCAP2L en CA, RCAP2H en CB) y el temporizador 2 (TL2 en CC y TH2 en CD) no están incluidos con el 8051.
Los 32 bytes en IRAM de 0x00 a 0x1F contienen espacio para cuatro ventanas de registro de 8 bytes , a las que se asignan los ocho registros R0 a R7. La ventana activa en ese momento está determinada por una dirección de dos bits contenida en la palabra de estado del programa.
Los 16 bytes (128 bits) en las ubicaciones IRAM 0x20–0x2F contienen espacio para 128 registros de 1 bit, que se pueden direccionar por separado como registros de bits 00–7F.
Los registros de bits restantes, direccionados como 80–FF, se asignan a los 16 registros de función especial 80, 88, 90, 98, ..., F0 y F8 (aquellos cuyas direcciones son múltiplos de 8), y por lo tanto incluyen los bits que comprenden los acumuladores A, B y la palabra de estado del programa PSW. La dirección de la ventana de registro, que son los bits 3 y 4 de la PSW, es direccionable como registros de bits D3 y D4, respectivamente; mientras que el bit de acarreo C (o CY), en el bit 7 de la PSW, es direccionable como registro de bits D7.
La memoria de programa (PMEM, aunque su uso es menos común que el de IRAM y XRAM) es de hasta 64 KB de memoria de solo lectura, que comienza en la dirección 0 en un espacio de direcciones separado. Puede estar dentro o fuera del chip, según el modelo particular de chip que se utilice. La memoria de programa es de solo lectura, aunque algunas variantes del 8051 utilizan memoria flash dentro del chip y proporcionan un método para reprogramar la memoria en el sistema o en la aplicación.
Además del código, es posible almacenar datos de solo lectura, como tablas de búsqueda , en la memoria del programa, que se recuperan mediante las instrucciones o . La dirección se calcula como la suma del acumulador de 8 bits y un registro de 16 bits (PC o DPTR).MOVC A,@A+DPTRMOVC A,@A+PC
Las instrucciones especiales de salto y llamada ( AJMPy ACALL) reducen ligeramente el tamaño del código que accede a la memoria del programa local (dentro de los mismos 2 KB). [19]
Cuando se requiere un código de más de 64 KB, un sistema común hace que el código se conmute entre bancos, y la E/S de propósito general selecciona los bits de dirección superiores. Algunos compiladores 8051 [18] incorporan disposiciones para acceder automáticamente al código paginado. En estos sistemas, los vectores de interrupción y la tabla de paginación se ubican en los primeros 32 KB de código y siempre residen allí.
La memoria de datos externa (XRAM) es un tercer espacio de direcciones, que también comienza en la dirección 0 y permite 16 bits de espacio de direcciones. También puede estar dentro o fuera del chip; lo que la hace "externa" es que se debe acceder a ella mediante la MOVXinstrucción (mover externamente). Muchas variantes del 8051 incluyen los 256 bytes estándar de IRAM más unos pocos kilobytes de XRAM en el chip.
Se puede acceder a los primeros 256 bytes de la XRAM mediante las instrucciones , , y . Se puede acceder a los 64 KB completos mediante y . La dirección de 16 bits requiere que el programador cargue el registro de índice de 16 bits. Por este motivo, los accesos a la RAM con direcciones de 16 bits son sustancialmente más lentos.MOVX A,@R0MOVX A,@R1MOVX @R0,AMOVX @R1,AMOVX A,@DPTRMOVX @DPTR,A
Algunas CPU [20] permiten que la dirección indirecta de 8 bits utilice cualquier registro de propósito general de 8 bits.
Para permitir el uso de esta característica, algunos microcontroladores compatibles con 8051 con RAM interna mayor a 256 bytes, o con incapacidad para acceder a RAM externa, [20] acceden a la RAM interna como si fuera externa, y tienen un registro de función especial (por ejemplo, PDATA) que les permite establecer la dirección superior de la página de 256 bytes. Esto emula el modo MCS8051 que puede paginar el byte superior de una dirección de RAM configurando los pines de E/S de propósito general.
Cuando se requiere una memoria RAM mayor a 64 KB, un sistema común hace que la memoria RAM se conmute entre bancos, y que la E/S de propósito general seleccione los bits de dirección superiores. Algunos compiladores 8051 [18] tienen disposiciones para acceder automáticamente a los datos paginados.
El único registro de un 8051 que no está asignado a la memoria es el contador de programa (PC) de 16 bits. Este especifica la dirección de la siguiente instrucción que se ejecutará. Las instrucciones de bifurcación relativa proporcionan un desplazamiento con signo de 8 bits que se agrega al PC.
Se puede acceder a ocho registros de propósito general R0–R7 con instrucciones un byte más cortas que las demás. Se asignan a la IRAM entre 0x00 y 0x1F. Solo se utilizan ocho bytes de ese rango en un momento dado, lo que está determinado por los dos bits de selección de banco en la PSW.
La siguiente es una lista parcial de los registros del 8051, que están mapeados en la memoria en el espacio de registro de función especial:
Se pueden direccionar directamente 256 bits individuales. Se trata de las 16 ubicaciones IRAM de 0x20 a 0x2F y los 16 registros de funciones especiales 0x80, 0x88, 0x90, ..., 0xF8. Se puede acceder directamente a cualquiera de estos bits mediante una variedad de operaciones lógicas y bifurcaciones condicionales.
Tenga en cuenta que el PSW no contiene los indicadores comunes negativo (N) o cero (Z) . Para el primero, el bit más significativo del acumulador se puede direccionar directamente, ya que es un SFR direccionable por bits. Para el último, hay instrucciones explícitas para saltar si el acumulador es cero o no. También hay una operación de comparación y salto de dos operandos.
El bit de paridad (P) se utiliza a menudo para implementar modos seriales que incluyen paridad. Para ello, los UART MCS51 estándar podrían enviar 9 bits.
La microarquitectura del Intel MCS8051 es propietaria, pero las características publicadas [21] sugieren cómo funciona. Es un procesador multiciclo . El MCS8051 utilizaba 12 ciclos de reloj [21] para la mayoría de las instrucciones. Muchas instrucciones utilizan un acumulador. [21] En contraste, la mayoría de las computadoras compatibles ejecutan instrucciones en uno a tres ciclos, excepto las instrucciones de multiplicación y división. La velocidad mucho mayor es una razón importante por la que estos han reemplazado al MCS8051 en la mayoría de las aplicaciones.
Cada interrupción tiene cuatro prioridades. [21] Dentro de cada prioridad, las interrupciones de los dispositivos tienen una prioridad fija. [21]
Las instrucciones tienen una longitud de entre 1 y 3 bytes y constan de un byte de código de operación inicial, seguido de hasta 2 bytes de operandos.
1 ⁄ 4 de los bytes del código de operación, x 0– x 3 , se utilizan para códigos de operación irregulares.
3 ⁄ 4 de los bytes del código de operación, x 4– x F , se asignan a 16 instrucciones ALU básicas con 12 operandos posibles. El nibble menos significativo del código de operación selecciona el operando principal de la siguiente manera:
INC operandDEC operandMOV operand,#dataCJNE operand,#data,offsetEl nibble más significativo especifica la operación de la siguiente manera. No todos admiten todos los modos de direccionamiento; el modo inmediato en particular no está disponible cuando se escribe en el operando principal. Los mnemónicos de instrucción utilizan el orden de los operandos de destino y origen .
INC operandINC ADEC operandDEC AADD A,operandRL AADD A,AADDC A,operandRLC AADDC A,AORL A,operandORL address,#dataORL address,AANL A,operandANL address,#dataANL address,AXRL A,operandXRL address,#dataXRL address,AMOV operand,#dataMOV A,#dataMOV address,operandSUBB A,operandMOV operand,addressCJNE operand,#data,offset#datay saltar a PC + desplazamiento si no es igual. Los modos directos de memoria e inmediato (códigos de operación 0xB4 y 0xB5) comparan el operando con el acumulador, . Tenga en cuenta que no hay instrucción de comparación y salto si es igual, .CJNE A,operand,offsetCJEXCH A,operandDJNZ operand,offsetMOV A,operandMOV operand,ASolo las instrucciones ADD, ADDC, y SUBBestablecen indicadores PSW. Las instrucciones lógicas INC, DEC, y no lo hacen. La CJNEinstrucción modifica solo el bit C, hasta el préstamo que resulta de operand1 − operand2 .
Las instrucciones irregulares comprenden 64 códigos de operación, que tienen modos de direccionamiento más limitados, además de varios códigos de operación recuperados de modos inaplicables en las instrucciones regulares.
MOV address,addressmoverse directamente entre dos registros IRAM o SFR.CJNE A,address,offsetcomparar el acumulador con un registro IRAM o SFR y saltar a PC + desplazamiento si no es igual.XCHD A,@R0–1intercambiar nibble de operandos de orden bajo.El SJMPcódigo de operación (salto corto) toma un operando de byte de desplazamiento relativo con signo y transfiere el control allí en relación con la dirección de la siguiente instrucción. Los códigos de operación AJMP/ ACALLcombinan los tres bits más significativos del byte del código de operación con el byte siguiente para especificar un destino de 11 bits que se utiliza para reemplazar los 11 bits inferiores del registro PC (los 5 bits superiores del registro PC permanecen intactos). Para direcciones más grandes, las instrucciones LJMPy LCALLpermiten un destino de 16 bits.
Una de las razones de la popularidad del 8051 es su gama de operaciones sobre bits individuales. Los bits siempre se especifican mediante direcciones absolutas; no hay direccionamiento indirecto de registros ni indexado. Las instrucciones que operan sobre bits individuales son:
SETB bit, , : Establece, borra o complementa el bit especificadoCLR bitCPL bitJB bit,offset: Saltar si el bit está establecidoJNB bit,offset: Salta si queda un poco despejadoJBC bit,offset: Salta si el bit está establecido y borra el bitMOV C,bit, : Mueve el bit especificado al bit de acarreo, o viceversaMOV bit,CORL C,bit, : O el bit (o su complemento) del bit de acarreoORL C,/bitANL C,bit, : Y el bit (o su complemento) al bit de acarreoANL C,/bitUn operando de bit se escribe en la forma address.number. Debido a que el indicador de acarreo es el bit 7 de la palabra de estado del programa direccionable por bit, las instrucciones , y son equivalentes más cortos a , y .SETB CCLR CCPL CSETB PSW.7CLR PSW.7CPL PSW.7
Hay varios compiladores de lenguajes de programación de alto nivel para el 8051. Hay varios compiladores de C disponibles para el 8051, la mayoría de los cuales permiten al programador especificar dónde se debe almacenar cada variable en sus seis tipos de memoria y proporcionan acceso a características de hardware específicas del 8051, como los bancos de registros múltiples y las instrucciones de manipulación de bits. Hay muchos compiladores de C comerciales. [22] Small Device C Compiler (SDCC) es un compilador de C de código abierto popular. [23] Otros lenguajes de alto nivel como C++ , Forth , [24] [25] [26] [27] BASIC , Object Pascal , Pascal , PL/M y Modula-2 están disponibles para el 8051, pero son menos utilizados [ cita requerida ] que C y ensamblador .
Debido a que IRAM, XRAM y PMEM (sólo lectura) tienen una dirección 0, los compiladores de C para la arquitectura 8051 proporcionan pragmas específicos del compilador u otras extensiones para indicar dónde se debe almacenar una pieza particular de datos (es decir, constantes en PMEM o variables que necesitan un acceso rápido en IRAM). Dado que los datos pueden estar en uno de tres espacios de memoria, generalmente se proporciona un mecanismo para permitir determinar a qué memoria se refiere un puntero, ya sea restringiendo el tipo de puntero para que incluya el espacio de memoria o almacenando metadatos con el puntero.
Intel discontinuó su línea de productos MCS-51 en marzo de 2007; [28] [29] sin embargo, hay muchos productos 8051 mejorados o propiedad intelectual de silicio agregada regularmente por otros proveedores.
El predecesor del 8051, el 8048 , se utilizó en el teclado del primer IBM PC , donde convertía las pulsaciones de teclas en un flujo de datos en serie que se enviaba a la unidad principal del ordenador. Un Intel 8049 cumplía una función similar en el Sinclair QL . El 8048 y sus derivados todavía se utilizan hoy en día [actualizar]para los teclados de modelos básicos.
El 8031 era una versión reducida del 8051 original que no tenía memoria de programa interna ( memoria de solo lectura , ROM). Para utilizar este chip, se debía agregar una ROM externa que contuviera el programa que el 8031 buscaría y ejecutaría. Un chip 8051 podía venderse como un 8031 sin ROM, ya que la ROM interna del 8051 está deshabilitada por el estado normal del pin EA en un diseño basado en 8031. Un vendedor podía vender un 8051 como un 8031 por diversas razones, como un código defectuoso en la ROM del 8051 o simplemente un exceso de oferta de 8051 y una oferta insuficiente de 8031.
El 8044 (así como el 8344 sin ROM y el 8744 con EPROM) agregaron un controlador SDLC al núcleo 8051 (especialmente para aplicaciones Bitbus ). [30]
El 8052 era una versión mejorada del 8051 original que incluía 256 bytes de RAM interna en lugar de 128 bytes, 8 KB de ROM en lugar de 4 KB y un tercer temporizador de 16 bits. La mayoría de los microcontroladores modernos compatibles con el 8051 incluyen estas características.
El 8032 tenía las mismas características que el 8052 excepto que carecía de memoria de programa ROM interna.
El 8751 era un 8051 con 4 KB de EPROM en lugar de 4 KB de ROM. Eran idénticos, excepto por el tipo de memoria no volátil. Esta pieza estaba disponible en un encapsulado cerámico con una ventana de cuarzo transparente sobre la parte superior de la matriz para que se pudiera utilizar luz ultravioleta para borrar la EPROM . Las piezas relacionadas son: el 8752 tenía 8 KB de EPROM, el 8754 tenía 16 KB de EPROM y el 8758 tenía 32 KB de EPROM.
El 80C537 (sin ROM) y el 80C517 (ROM de 8 KB) son versiones CMOS diseñadas para la industria automotriz . Las mejoras incluyen principalmente periféricos nuevos y mejorados. El 80C5x7 tiene mecanismos a prueba de fallos, funciones de procesamiento de señales analógicas, capacidades de temporizador mejoradas y un periférico aritmético de 32 bits. Otras características incluyen:
.png/1280px-Ic-photo-MHS--S-80C31--(8031-MCU).png)
.JPG/1280px-Ic-photo-OKI--M80C31F--(8031-MCU).JPG)
.png/1280px-Ic-photo-Philips--80C31BH-3_16P--(8031-MCU).png)
.JPG/1280px-Ic-photo-Signetics--SCN8031H--(8031-MCU).JPG)
.png/1280px-Ic-photo-Temic--TS80C32X2-MCB-(8032-MCU).png)
Más de 20 fabricantes independientes producen procesadores compatibles con MCS-51. [ cita requerida ]
.png/1280px-Ic-photo-Siemens--SAB-C501G-1RP-(MCU).png)
Analog Devices , [31] Integral Minsk , [32] Kristall Kyiv , [33] y NIIET Voronezh han desarrollado otros circuitos integrados o IP compatibles con el MCS-51 . [13]
Hoy en día, los 8051 todavía están disponibles como partes discretas, pero se utilizan principalmente como núcleos de propiedad intelectual de silicio . [34] Disponibles en código fuente de lenguaje de descripción de hardware (como VHDL o Verilog ) o en formas de lista de conexiones FPGA , estos núcleos suelen estar integrados en sistemas integrados, en productos que van desde unidades flash USB hasta lavadoras y sistemas de comunicación inalámbrica complejos en un chip . Los diseñadores utilizan núcleos de propiedad intelectual de silicio 8051 debido a su menor tamaño y menor consumo de energía, en comparación con los procesadores de 32 bits como la serie ARM Cortex-M , MIPS y BA22. [ cita requerida ]
Los núcleos 8051 modernos son más rápidos que las versiones empaquetadas anteriores. Las mejoras de diseño han aumentado el rendimiento del 8051 al tiempo que conservan la compatibilidad con el conjunto de instrucciones MCS 51 original. El Intel 8051 original funcionaba a 12 ciclos de reloj por ciclo de máquina, y la mayoría de las instrucciones se ejecutaban en uno o dos ciclos de máquina. Una frecuencia de reloj máxima típica de 12 MHz significaba que estos antiguos 8051 podían ejecutar un millón de instrucciones de un solo ciclo, o 500.000 instrucciones de dos ciclos, por segundo. En cambio, los núcleos IP de silicio 8051 mejorados ahora funcionan a un ciclo de reloj por ciclo de máquina y tienen frecuencias de reloj de hasta 450 MHz. Eso significa que un procesador compatible con 8051 ahora puede ejecutar 450 millones de instrucciones por segundo.
Existen varias variantes con un procesador de señal digital (DSP) adicional de 16 bits (por ejemplo, para codificación/decodificación de MP3 o Vorbis ) con hasta 675 millones de instrucciones por segundo (MIPS) [44] e interfaz USB 2.0 integrada [45] o como propiedad intelectual [46] .
En 1996, Intel anunció la familia MCS-151, una variante hasta 6 veces más rápida [3] que es totalmente compatible con el conjunto de instrucciones y el sistema binario del 8051. A diferencia de su 8051, el MCS-151 es una CPU segmentada, con un bus de código interno de 16 bits y es 6 veces más rápido. Intel también dejó de fabricar la familia MCS-151, pero está ampliamente disponible en variantes compatibles con el sistema binario y parcialmente mejoradas.
El microcontrolador 80251 de 8/16/32 bits con espacio de direcciones de 16 MB ( 24 bits ) y un ciclo de instrucciones 6 veces más rápido fue presentado por Intel en 1996. [3] [47] Puede funcionar como un 8051 de 8 bits, tiene direccionamiento lineal de 24 bits , una ALU de 8 bits, instrucciones de 8 bits, instrucciones de 16 bits, un conjunto limitado de instrucciones de 32 bits, 16 registros de 8 bits, 16 registros de 16 bits (8 registros de 16 bits que no comparten espacio con ningún registro de 8 bits y 8 registros de 16 bits que contienen 2 registros de 8 bits por registro de 16 bits) y 10 registros de 32 bits (2 registros dedicados de 32 bits y 8 registros de 32 bits que contienen 2 registros de 16 bits por registro de 32 bits). [48]
Cuenta con instrucciones extendidas [49] –ver también la guía del programador [50] – y variantes posteriores con mayor rendimiento, [51] también disponibles como propiedad intelectual (PI). [52] Tiene un pipeline de 3 etapas. La familia MCS-251 también fue descontinuada por Intel, pero está ampliamente disponible en variantes compatibles con binarios y parcialmente mejoradas de muchos fabricantes.
{{cite book}}: Mantenimiento de CS1: ubicación ( enlace )
Medios relacionados con MCS-51 en Wikimedia Commons