La cobertura de fallas se refiere al porcentaje de algún tipo de falla que se puede detectar durante la prueba de cualquier sistema diseñado. Una cobertura de fallas alta es particularmente valiosa durante la prueba de fabricación, y se utilizan técnicas como el diseño para pruebas (DFT) y la generación automática de patrones de prueba para aumentarla.
En electrónica digital , la cobertura de fallas se refiere a la cobertura de fallas atascadas . [1] Se mide pegando cada pin del modelo de hardware en lógica '0' y lógica '1', respectivamente, y ejecutando los vectores de prueba. Si al menos una de las salidas difiere de lo que se espera, se dice que se detectó la falla. Conceptualmente, el número total de ejecuciones de simulación es el doble del número de pines (ya que cada pin está atascado en una de dos formas, y ambas fallas deberían detectarse). Sin embargo, hay muchas optimizaciones que pueden reducir el cálculo necesario. En particular, a menudo se pueden simular muchas fallas que no interactúan en una ejecución, y cada simulación se puede terminar tan pronto como se detecta una falla.
Una prueba de cobertura de fallas se aprueba cuando se puede detectar al menos un porcentaje específico de todas las fallas posibles. Si no se aprueba, existen al menos tres opciones posibles. En primer lugar, el diseñador puede aumentar o mejorar de alguna otra manera el conjunto de vectores, tal vez mediante el uso de una herramienta de generación automática de patrones de prueba más eficaz . En segundo lugar, el circuito puede redefinirse para una mejor detectabilidad de fallas (mejor capacidad de control y observabilidad). En tercer lugar, el diseñador puede simplemente aceptar la cobertura menor.