El modo ráfaga es un término electrónico genérico que se refiere a cualquier situación en la que un dispositivo transmite datos repetidamente sin pasar por todos los pasos necesarios para transmitir cada pieza de datos en una transacción separada.
La principal ventaja del modo ráfaga sobre el modo simple es que el modo ráfaga generalmente aumenta el rendimiento de la transferencia de datos. Cualquier transacción de bus generalmente es manejada por un árbitro, que decide cuándo debe cambiar el maestro y los esclavos otorgados. En el caso del modo ráfaga, generalmente es más eficiente si se permite que un maestro complete una secuencia de transferencia de longitud conocida.
El retraso total en una transacción de datos se puede escribir normalmente como la suma de la latencia de acceso inicial más la latencia de acceso secuencial.
Aquí la latencia secuencial es la misma tanto en el modo simple como en el modo ráfaga, pero la latencia inicial total se reduce en el modo ráfaga, ya que el retraso inicial (que normalmente depende de la FSM del protocolo) se produce solo una vez en el modo ráfaga. Por lo tanto, la latencia total de la transferencia en ráfaga se reduce y, por lo tanto, aumenta el rendimiento de la transferencia de datos.
También puede ser utilizado por esclavos que pueden optimizar sus respuestas si saben de antemano cuántas transferencias de datos habrá. El ejemplo típico aquí es una DRAM que tiene una alta latencia de acceso inicial, pero los accesos secuenciales posteriores se pueden realizar con menos estados de espera. [1]
Un latido en una transferencia en ráfaga es el número de transferencias de escritura (o lectura) del maestro al esclavo, que se lleva a cabo de forma continua en una transacción. En una transferencia en ráfaga, la dirección para la transferencia de escritura o lectura es simplemente un valor incremental de la dirección anterior. Por lo tanto, en una transferencia en ráfaga incremental de 4 latidos (escritura o lectura), si la dirección de inicio es 'A', entonces las direcciones consecutivas serán 'A+m', 'A+2*m', 'A+3*m'. De manera similar, en una transferencia en ráfaga incremental de 8 latidos (escritura o lectura), las direcciones serán 'A', 'A+n', 'A+2*n', 'A+3*n', 'A+4*n', 'A+5*n', 'A+6*n', 'A+7*n'.
P:- Un maestro SoC determinado utiliza un modo de ráfaga para comunicarse (escribir o leer) con su esclavo periférico. La transacción contiene 32 transferencias de escritura. La latencia inicial para la transferencia de escritura es de 8 ns y la latencia secuencial de ráfaga es de 0,5 ns. Calcule la latencia total para el modo único (modo sin ráfaga), el modo de ráfaga de 4 pulsaciones, el modo de ráfaga de 8 pulsaciones y el modo de ráfaga de 16 pulsaciones. Calcule el aumento del factor de rendimiento para cada modo de ráfaga.
Sol:-
De los cálculos anteriores, podemos concluir que el rendimiento aumenta con el número de latidos.
La razón habitual para tener una capacidad de modo ráfaga, o usar el modo ráfaga, es aumentar el rendimiento de los datos . [2] Los pasos que se omiten al realizar una transacción en modo ráfaga pueden incluir:
En el caso de DMA , el controlador DMA y el dispositivo tienen acceso exclusivo al bus sin interrupciones; la CPU también queda liberada de manejar interrupciones del dispositivo.
La forma real en que funcionan los modos ráfaga varía de un tipo de dispositivo a otro; sin embargo, los dispositivos que tienen algún tipo de modo ráfaga estándar incluyen los siguientes:
