El corte de bits es una técnica para construir un procesador a partir de módulos de procesadores de menor ancho de bits, con el fin de aumentar la longitud de la palabra; en teoría para crear una unidad central de procesamiento (CPU) arbitraria de n bits . Cada uno de estos módulos componentes procesa un campo de bits o "porción" de un operando . Los componentes de procesamiento agrupados tendrían entonces la capacidad de procesar la longitud completa de palabra elegida de un diseño de software determinado.
El corte de bits prácticamente desapareció debido a la llegada del microprocesador . Recientemente se ha utilizado en unidades lógicas aritméticas (ALU) para ordenadores cuánticos y como técnica de software, por ejemplo para criptografía en CPU x86 . [1]
Los procesadores de corte de bits (BSP) generalmente incluyen unidades lógicas aritméticas (ALU) de 1 , 2 , 4 , 8 o 16 bits y líneas de control (incluidas señales de acarreo o desbordamiento que son internas al procesador en CPU sin corte de bits). diseños).
Por ejemplo, dos chips ALU de 4 bits podrían disponerse uno al lado del otro, con líneas de control entre ellos, para formar una ALU de 8 bits (el resultado no necesita ser una potencia de dos, por ejemplo, tres unidades de 1 bit pueden formar una ALU de 3 bits). ALU, [2] por lo tanto CPU de 3 bits (o n bits), mientras que las CPU de 3 bits, o cualquier CPU con un número impar mayor de bits, no se han fabricado ni vendido en volumen). Se podrían utilizar cuatro chips ALU de 4 bits para construir una ALU de 16 bits. Se necesitarían ocho chips para construir una palabra ALU de 32 bits. El diseñador podría agregar tantas porciones como fuera necesario para manipular palabras de mayor longitud.
Se utilizaría un microsecuenciador o ROM de control para ejecutar lógica para proporcionar datos y señales de control para regular la función de las ALU componentes.
Microprocesadores de corte de bits conocidos:
.jpg/1280px-IMD_U830C_U834C_(cropped).jpg)
El corte de bits, aunque no se llamaba así en ese momento, también se usaba en computadoras antes de los circuitos integrados a gran escala (LSI, el predecesor del VLSI actual , o circuitos de integración a muy gran escala). La primera máquina de corte de bits fue la EDSAC 2 , construida en el Laboratorio de Matemáticas de la Universidad de Cambridge en 1956-1958.
Antes de mediados de la década de 1970 y finales de la de 1980, hubo cierto debate sobre cuánto ancho de autobús era necesario en un sistema informático determinado para que funcionara. La tecnología y las piezas de chips de silicio eran mucho más caras que hoy. El uso de varias ALU más simples y, por lo tanto, menos costosas se consideró una forma de aumentar la potencia informática de una manera rentable. Si bien en ese momento se hablaba de microprocesadores de 32 bits , pocos estaban en producción.
Los mainframes de la serie UNIVAC 1100 (una de las series más antiguas, originada en la década de 1950) tienen una arquitectura de 36 bits , y el 1100/60 introducido en 1979 utilizó nueve chips Motorola MC10800 ALU de 4 bits [12] para implementar el ancho de palabra necesario. utilizando circuitos integrados modernos. [dieciséis]
En aquella época, los procesadores de 16 bits eran comunes pero caros, y los procesadores de 8 bits, como el Z80 , se utilizaban ampliamente en el naciente mercado de ordenadores domésticos.
La combinación de componentes para producir productos de bits permitió a los ingenieros y estudiantes crear computadoras más potentes y complejas a un costo más razonable, utilizando componentes disponibles en el mercado que podían configurarse a medida. Las complejidades de crear una nueva arquitectura informática se redujeron en gran medida cuando los detalles de la ALU ya estaban especificados (y depurados ).
La principal ventaja fue que la división de bits hizo posible económicamente en procesadores más pequeños el uso de transistores bipolares , que conmutan mucho más rápido que los transistores NMOS o CMOS . Esto permitió velocidades de reloj mucho más altas, donde se necesitaba velocidad (por ejemplo, para funciones DSP o transformación de matriz ) o, como en Xerox Alto , la combinación de flexibilidad y velocidad, antes de que las CPU discretas pudieran ofrecer eso.
En tiempos más recientes, Matthew Kwan [17] reutilizó el término corte de bits para referirse a la técnica de usar una CPU de propósito general para implementar múltiples máquinas virtuales simples paralelas usando instrucciones lógicas generales para realizar múltiples datos de una sola instrucción ( SIMD ) operaciones. Esta técnica también se conoce como SIMD dentro de un registro (SWAR).
Esto fue inicialmente en referencia al artículo de 1997 de Eli Biham Una nueva y rápida implementación de DES en software , [18] que logró mejoras significativas en el rendimiento de DES mediante el uso de este método.
Para simplificar la estructura del circuito y reducir el costo de hardware de las computadoras cuánticas (propuestas para ejecutar el conjunto de instrucciones MIPS32 ), se utiliza una "unidad lógica aritmética (ALU) de corte de bits (ALU) superconductora de 50 GHz para microprocesadores cuánticos rápidos de flujo único de 32 bits quedó demostrado". [19]
[…] Así es como colocarías tres ALU de 1 bit para crear una ALU de 3 bits […]
[…] Se demostró la unidad lógica aritmética (ALU) de segmento de bits de 4 bits para microprocesadores cuánticos rápidos de flujo único de 32 bits. La ALU propuesta cubre todas las operaciones de ALU para el conjunto de instrucciones MIPS32. […] Consta de 3481
uniones Josephson
con un área de 3,09 × 1,66 mm
2
. Logró la frecuencia objetivo de 50 GHz y una latencia de 524 ps para una operación de 32 bits, con el voltaje
de polarización de CC
diseñado de 2,5 mV […] Se diseñó y fabricó otra ALU paralela de 8 bits con una frecuencia de procesamiento objetivo de 30 GHz […] Para lograr un rendimiento comparable al de los microprocesadores paralelos CMOS que funcionan a 2–3 GHz, el procesamiento de fragmentos de bits de 4 bits debe realizarse con una frecuencia de reloj de varias decenas de gigahercios. Se han demostrado con éxito varios circuitos aritméticos de bits en serie con relojes de alta velocidad superiores a 50 GHz […]