El paralelismo a nivel de bits es una forma de computación paralela basada en el aumento del tamaño de palabra del procesador . Al aumentar el tamaño de palabra se reduce la cantidad de instrucciones que el procesador debe ejecutar para realizar una operación en variables cuyos tamaños son mayores que la longitud de la palabra. (Por ejemplo, considere un caso en el que un procesador de 8 bits debe sumar dos números enteros de 16 bits . El procesador primero debe sumar los 8 bits de orden inferior de cada número entero y luego sumar los 8 bits de orden superior, lo que requiere dos instrucciones para completar una sola operación. Un procesador de 16 bits podría completar la operación con una sola instrucción).
Originalmente, todos los ordenadores electrónicos eran ordenadores seriales (de un solo bit). El primer ordenador electrónico que no era un ordenador serial (el primer ordenador de bits paralelos) fue el Whirlwind de 16 bits de 1951.
Desde la llegada de la tecnología de fabricación de chips informáticos de integración a muy gran escala (VLSI) en la década de 1970 hasta aproximadamente 1986, los avances en la arquitectura informática se realizaron mediante el aumento del paralelismo a nivel de bits, [1] a medida que los microprocesadores de 4 bits fueron reemplazados por microprocesadores de 8 bits , luego de 16 bits y luego de 32 bits . Esta tendencia generalmente llegó a su fin con la introducción de los procesadores de 32 bits, que fueron un estándar en la informática de propósito general durante dos décadas. Las arquitecturas de 64 bits se introdujeron en la corriente principal con el homónimo Nintendo 64 (1996), pero más allá de esta introducción siguieron siendo poco comunes hasta la llegada de las arquitecturas x86-64 alrededor del año 2003, y 2014 para dispositivos móviles con el conjunto de instrucciones ARMv8-A.
En los procesadores de 32 bits, el ancho del bus de datos externo continúa aumentando. Por ejemplo, la SDRAM DDR1 transfiere 128 bits por ciclo de reloj. La SDRAM DDR2 transfiere un mínimo de 256 bits por ráfaga.