El SCC , abreviatura de Serial Communication Controller , es una familia de circuitos integrados de controlador de puerto serie fabricados por Zilog . Los principales miembros de la familia son el Z8030/Z8530 y el Z85233.
Desarrollado a partir de los dispositivos Zilog SIO anteriores (Z8443), el SCC agregó una serie de modos de serie a paralelo que permitieron la implementación interna de una variedad de protocolos de capa de enlace de datos como Bisync , HDLC y SDLC .
El SCC podría configurarse como un puerto RS-232 convencional para controlar sistemas heredados o, alternativamente, como un puerto RS-422 para un rendimiento mucho mayor, hasta 10 Mbit/s. Los detalles de implementación generalmente limitaban el rendimiento a 5 Mbit/s o menos.
Uno de los usuarios más famosos del SCC fue la línea de computadoras Apple Macintosh SE , que usaba el Z8530 para implementar dos puertos serie en la parte posterior de los primeros diseños, etiquetados como "módem" e "impresora".
Las comunicaciones serie tradicionales normalmente se implementan utilizando un dispositivo conocido como UART , que traduce datos del formato paralelo interno del bus de la computadora a serie y viceversa. Esto permite que la computadora envíe datos en serie simplemente realizando una escritura paralela regular en un registro de E/S , y el UART los convertirá a formato en serie y los enviará. Generalmente existían diferentes UART para cada arquitectura de ordenador, con el objetivo de que fueran lo más económicos posible. Un buen ejemplo es el Zilog Z-80 SIO de 1977, diseñado para funcionar con el ampliamente utilizado Zilog Z80 para proporcionar dos puertos serie con velocidades relativamente altas de hasta 800 kbit/s. El SIO es técnicamente un USART , ya que entiende protocolos sincrónicos. [1]
El SCC es esencialmente una versión actualizada del SIO, con más lógica interna que le permite implementar directamente una serie de protocolos comunes de capa de enlace de datos . Para empezar, el SCC incluyó una implementación de hardware de la verificación de redundancia cíclica (CRC), que le permitió verificar, marcar y rechazar datos incorrectos sin el soporte de la computadora host. Los protocolos de nivel superior incluían BiSync , HDLC y SDLC . HDLC es más conocido por su implementación en el protocolo LAPM orientado a módem , parte de V.42 . Al trasladar la implementación de estos protocolos al hardware, el SCC facilitó la implementación de sistemas de redes de área local , como SNA de IBM , sin la necesidad de que la CPU host maneje estos detalles.
Cuando se usa en modo serial tradicional, el SCC se puede configurar para usar 5, 6, 7 u 8 bits/carácter, 1, 1+1 ⁄ 2 o 2 bits de parada, paridad impar, par o sin paridad, y señales de interrupción detectadas o generadas automáticamente. En los modos síncronos, los datos podían enviarse opcionalmente con codificación NRZ , NRZI o FM, así como con decodificación Manchester, aunque la codificación Manchester tenía que manejarse en lógica externa.
La velocidad de transmisión del SCC podría cronometrarse desde tres fuentes. Para comunicaciones básicas de estilo RS-232, el SCC incluía un reloj interno de 300 Hz que podía multiplicarse por 1, 16, 32 a 64, proporcionando velocidades de datos entre 300 y 19.200 bit/s. Alternativamente, podría usar el reloj en el bus proporcionado por la plataforma host y luego dividir ese reloj entre 4, 8, 16 o 32 (los dos últimos solo en la implementación NMOS original ). Cuando se usaba en una máquina que funcionaba con el reloj común de 8 MHz, esto permitía velocidades de hasta 2 Mbit/s. Finalmente, el SCC también incluyó entradas para la provisión de un reloj externo. Esto funcionó de manera similar al reloj del host, pero podría usarse para proporcionar cualquier señal de reloj de referencia, independientemente de la plataforma del host. En este modo, el reloj podría dividirse como en la caja interna, o multiplicarse por 2 para velocidades aún mayores, hasta 32,3 Mbit/s en algunas versiones. El uso del reloj externo facilitó la implementación de adaptadores LAN, que normalmente funcionaban a velocidades independientes de la computadora host.
Las primeras implementaciones utilizaban buffers de recepción de solo 3 bytes de profundidad y un buffer de envío de un solo byte. Esto significaba que el rendimiento en el mundo real estaba limitado por la capacidad de la plataforma anfitriona de vaciar continuamente los buffers en su propia memoria. Con comunicaciones similares a redes, el propio SCC podría hacer que el remitente remoto detuviera la transmisión cuando los buffers estuvieran llenos y, por lo tanto, evitara la pérdida de datos mientras el host estaba ocupado. Con el serial asíncrono convencional esto no era posible; en Macintosh Plus, este rendimiento RS-232 limitado a aproximadamente 9600 bit/s o menos, y tan solo 4800 bit/s en modelos anteriores.
La mayoría de los modelos SCC estaban disponibles en versiones de paquete dual en línea (DIP) o de portador de chip (PLCC).
Modelo original implementado en NMOS con una interfaz multiplexada "Z-Bus" que coincidía con las CPU Zilog Z8000 /Z16C00/ 8086
Funcionalmente idéntico al Z8030, pero utiliza un "Bus universal" no multiplexado diseñado para permitir su uso con cualquier CPU o plataforma host, incluido el Z-80.
Versiones de Z8030 y Z8530 sin soporte síncrono, lo que produce un diseño que se asemeja más al SIO original [2]
Implementaciones CMOS de Z8030 y Z8530. Enchufe compatible con las primeras versiones, agregando velocidad 2x cuando se usa con el reloj externo y una serie de correcciones de errores y mejoras en los protocolos de capa de enlace.
Implementaciones CMOS actualizadas de Z80C30 y Z85C30, también conocidas como ESCC
Versión actualizada del Z85230 (solamente), también conocido como EMSCC