Xeon Phi [3] es una serie discontinuada de procesadores multinúcleo x86 diseñados y fabricados por Intel . Estaban destinados a usarse en supercomputadoras, servidores y estaciones de trabajo de alta gama. Su arquitectura permitía el uso de lenguajes de programación estándar e interfaces de programación de aplicaciones (API) como OpenMP . [4] [5]
Xeon Phi se lanzó en 2010. Como originalmente se basaba en un diseño de GPU anterior ( con nombre en código "Larrabee" ) de Intel [6] que se canceló en 2009, [7] compartía áreas de aplicación con las GPU. La principal diferencia entre Xeon Phi y una GPGPU como Nvidia Tesla era que Xeon Phi, con un núcleo compatible con x86, podía, con menos modificaciones, ejecutar software que originalmente estaba destinado a una CPU x86 estándar.
Inicialmente en forma de tarjetas complementarias basadas en PCI Express , un producto de segunda generación, con nombre en código Knights Landing , se anunció en junio de 2013. [8] Estos chips de segunda generación podrían usarse como una CPU independiente, en lugar de solo como una tarjeta complementaria.
La supercomputadora Tianhe-2 utiliza procesadores Xeon Phi.
En junio de 2013, la supercomputadora Tianhe-2 en el Centro Nacional de Supercomputadoras de Guangzhou (NSCC-GZ) fue anunciada [9] como la supercomputadora más rápida del mundo (a junio de 2023 [actualizar], es la número 10 [10] ). Utilizó coprocesadores Intel Xeon Phi y procesadores Ivy Bridge -EP Xeon E5 v2 para alcanzar 33,86 petaFLOPS. [11]
La línea de productos Xeon Phi competía directamente con las líneas Tesla de Nvidia y Radeon Instinct de AMD de tarjetas de aprendizaje profundo y GPGPU. Se suspendió debido a la falta de demanda y a los problemas de Intel con su nodo de 10 nm. [12]
Historia
Una alineación de coprocesadores Xeon Phi. De izquierda a derecha: Knights Ferry, Knights Corner y Knights Landing.
Fondo
La microarquitectura Larrabee (en desarrollo desde 2006 [14] ) introdujo unidades SIMD muy anchas (512 bits) en un diseño de procesador basado en arquitectura x86 , ampliado a un sistema multiprocesador coherente con la caché conectado a través de un bus de anillo a la memoria; cada núcleo era capaz de realizar múltiples subprocesos en cuatro direcciones. Debido a que el diseño estaba pensado para GPU y computación de propósito general, los chips Larrabee también incluían hardware especializado para el muestreo de texturas. [15] [16] El proyecto para producir un producto GPU para la venta al por menor directamente a partir del proyecto de investigación Larrabee finalizó en mayo de 2010. [17]
Otro proyecto de investigación contemporáneo de Intel que implementó la arquitectura x86 en un procesador de múltiples núcleos fue el " Single-chip Cloud Computer " (prototipo presentado en 2009 [18] ), un diseño que imitaba un centro de datos informático de computación en la nube en un solo chip con múltiples núcleos independientes: el diseño del prototipo incluía 48 núcleos por chip con soporte de hardware para control selectivo de frecuencia y voltaje de los núcleos para maximizar la eficiencia energética, e incorporaba una red de malla para la mensajería entre chips. El diseño carecía de núcleos coherentes con la caché y se centraba en principios que permitirían que el diseño se escalara a muchos más núcleos. [19]
El Teraflops Research Chip (prototipo presentado en 2007 [20] ) es un chip experimental de 80 núcleos con dos unidades de punto flotante por núcleo, que implementa una arquitectura VLIW de 96 bits en lugar de la arquitectura x86. [21] El proyecto investigó métodos de comunicación entre núcleos, administración de energía por chip y logró 1,01 TFLOPS a 3,16 GHz consumiendo 62 W de energía. [22] [23]
Ferry de los caballeros
El prototipo de placa base MIC (Many Integrated Core) de Intel, llamado Knights Ferry , que incorpora un procesador con nombre en código Aubrey Isle, se anunció el 31 de mayo de 2010. Se afirmó que el producto era un derivado del proyecto Larrabee y otras investigaciones de Intel, incluido el Single-chip Cloud Computer . [24] [25]
El producto en desarrollo se ofreció como una tarjeta PCIe con 32 núcleos en orden a hasta 1,2 GHz con cuatro subprocesos por núcleo, 2 GB de memoria GDDR5, [26] y 8 MB de caché L2 coherente (256 KB por núcleo con 32 KB de caché L1), y un requisito de potencia de ~300 W, [26] construido en un proceso de 45 nm. [27] En el núcleo Aubrey Isle, un bus de anillo de 1024 bits (bidireccional de 512 bits) conecta los procesadores a la memoria principal. [28] El rendimiento de una sola placa ha superado los 750 GFLOPS. [27] Las placas prototipo solo admiten instrucciones de punto flotante de precisión simple . [29]
La línea de productos Knights Corner se fabrica con un tamaño de proceso de 22 nm, utilizando la tecnología Tri-gate de Intel con más de 50 núcleos por chip, y es el primer producto comercial de múltiples núcleos de Intel. [24] [27]
En junio de 2011, SGI anunció una asociación con Intel para utilizar la arquitectura MIC en sus productos informáticos de alto rendimiento. [31] En septiembre de 2011, se anunció que el Centro de Computación Avanzada de Texas (TACC) utilizará tarjetas Knights Corner en su supercomputadora "Stampede" de 10 petaFLOPS, proporcionando 8 petaFLOPS de potencia de cómputo. [32] Según "Stampede: A Comprehensive Petascale Computing Environment", las "MIC de Intel (Knights Landing) de segunda generación se añadirán cuando estén disponibles, lo que aumentará el rendimiento máximo agregado de Stampede a al menos 15 petaFLOPS". [33]
El 15 de noviembre de 2011, Intel mostró una versión preliminar de silicio de un procesador Knights Corner. [34] [35]
El 5 de junio de 2012, Intel publicó software de código abierto y documentación sobre Knights Corner. [36]
El 18 de junio de 2012, Intel anunció en la Conferencia Internacional de Supercomputación de Hamburgo de 2012 que Xeon Phi será la marca utilizada para todos los productos basados en su arquitectura Many Integrated Core. [3] [37] [38] [39] [40] [41] [42] En junio de 2012, Cray anunció que ofrecería chips 'Knight's Corner' de 22 nm (con la marca 'Xeon Phi') como coprocesador en sus sistemas 'Cascade'. [43] [44]
En junio de 2012, ScaleMP anunció una actualización de virtualización que permite a Xeon Phi como una extensión de procesador transparente, lo que permite que el código MMX / SSE heredado se ejecute sin cambios de código. [45]
Un componente importante del núcleo del coprocesador Intel Xeon Phi es su unidad de procesamiento vectorial (VPU). [46]
La VPU presenta un novedoso conjunto de instrucciones SIMD de 512 bits, conocido oficialmente como Intel Initial Many Core Instructions (Intel IMCI). Por lo tanto, la VPU puede ejecutar 16 operaciones de precisión simple (SP) u 8 operaciones de precisión doble (DP) por ciclo. La VPU también admite instrucciones de multiplicación-suma fusionada (FMA) y, por lo tanto, puede ejecutar 32 operaciones de punto flotante SP o 16 DP por ciclo. También proporciona soporte para números enteros. La VPU también presenta una unidad matemática extendida (EMU) que puede ejecutar operaciones como recíprocas, de raíz cuadrada y logaritmo, lo que permite que estas operaciones se ejecuten de forma vectorial con un alto ancho de banda. La UEM funciona calculando aproximaciones polinómicas de estas funciones.
El 12 de noviembre de 2012, Intel anunció dos familias de coprocesadores Xeon Phi que utilizan el tamaño de proceso de 22 nm: el Xeon Phi 3100 y el Xeon Phi 5110P. [47] [48] [49] El Xeon Phi 3100 será capaz de más de 1 teraFLOPS de instrucciones de punto flotante de doble precisión con un ancho de banda de memoria de 240 GB/s a 300 W. [47] [48] [49] El Xeon Phi 5110P será capaz de 1,01 teraFLOPS de instrucciones de punto flotante de doble precisión con un ancho de banda de memoria de 320 GB/s a 225 W. [47] [48] [49] El Xeon Phi 7120P será capaz de 1,2 teraFLOPS de instrucciones de punto flotante de doble precisión con un ancho de banda de memoria de 352 GB/s a 300 W.
El 17 de junio de 2013, la supercomputadora Tianhe-2 fue anunciada [9] por TOP500 como la más rápida del mundo. Tianhe-2 utilizó procesadores Intel Ivy Bridge Xeon y Xeon Phi para alcanzar 33,86 petaFLOPS. Fue la más rápida de la lista durante dos años y medio, la última vez en noviembre de 2015. [50]
Diseño y programación
Los núcleos de Knights Corner se basan en una versión modificada del diseño P54C , utilizado en el Pentium original. [51] La base de la arquitectura Intel MIC es aprovechar el legado x86 mediante la creación de una arquitectura multiprocesador compatible con x86 que pueda utilizar las herramientas de software de paralelización existentes. [27] Las herramientas de programación incluyen OpenMP , [52] OpenCL , [53] Cilk / Cilk Plus y versiones especializadas de Fortran, C++ [54] y bibliotecas matemáticas de Intel . [55]
Los elementos de diseño heredados del proyecto Larrabee incluyen ISA x86, SMT de 4 vías por núcleo, unidades SIMD de 512 bits, caché de instrucciones L1 de 32 KB, caché de datos L1 de 32 KB, caché L2 coherente (512 KB por núcleo [56] ) y bus de anillo ultra ancho que conecta procesadores y memoria.
Las instrucciones SIMD de 512 bits de Knights Corner comparten muchas funciones intrínsecas con la extensión AVX-512. La documentación del conjunto de instrucciones está disponible en Intel bajo el nombre de extensión KNC. [57] [58] [59] [60]
Nombre en código para el producto de arquitectura MIC de segunda generación de Intel. [33] Intel reveló oficialmente por primera vez los detalles de sus productos Intel Xeon Phi de segunda generación el 17 de junio de 2013. [11] Intel dijo que la próxima generación de productos basados en la arquitectura Intel MIC estará disponible en dos formas, como coprocesador o procesador host (CPU), y se fabricará utilizando la tecnología de proceso de 14 nm de Intel . Los productos Knights Landing incluirán memoria integrada en el paquete para un ancho de banda de memoria significativamente mayor.
Knights Landing contiene hasta 72 núcleos Airmont (Atom) con cuatro subprocesos por núcleo, [75] [76] utilizando el socket LGA 3647 [77] que admite hasta 384 GB de RAM DDR4 2133 "lejana" y de 8 a 16 GB de MCDRAM 3D "cercana" apilada , una versión del Hybrid Memory Cube . Cada núcleo tiene dos unidades vectoriales de 512 bits y admite instrucciones AVX-512 SIMD, específicamente las Instrucciones Fundacionales Intel AVX-512 (AVX-512F) con Instrucciones de Detección de Conflictos Intel AVX-512 (AVX-512CD), Instrucciones Recíprocas y Exponenciales Intel AVX-512 (AVX-512ER) e Instrucciones de Prefetch Intel AVX-512 (AVX-512PF). Se ha eliminado la compatibilidad con IMCI en favor de AVX-512. [78]
El 20 de junio de 2016, Intel lanzó la familia de productos Intel Xeon Phi x200 basada en la arquitectura Knights Landing, destacando su aplicabilidad no solo a las cargas de trabajo de simulación tradicionales, sino también al aprendizaje automático . [80] [81] La línea de modelos anunciada en el lanzamiento incluía solo Xeon Phi de formato de arranque, pero dos versiones del mismo: procesadores estándar y procesadores con estructura de arquitectura Intel Omni-Path integrada. [82] Este último se denota con el sufijo F en el número de modelo. Se espera que la estructura integrada proporcione una mejor latencia a un costo menor que las tarjetas de red discretas de alto rendimiento. [80]
El 14 de noviembre de 2016, la 48.ª lista TOP500 contenía dos sistemas que utilizaban Knights Landing en el Top 10. [83]
Intel anunció que descontinuaría Knights Landing en el verano de 2018. [85]
Modelos
Todos los modelos pueden alcanzar sus velocidades máximas, añadiendo 200 MHz a su frecuencia base cuando se ejecutan solo uno o dos núcleos. Cuando se ejecutan desde tres hasta el número máximo de núcleos, los chips solo pueden aumentar 100 MHz por encima de la frecuencia base. Todos los chips ejecutan código AVX alto a una frecuencia reducida en 200 MHz. [86]
Molino de los caballeros
Knights Mill es el nombre en código de Intel para un producto Xeon Phi especializado en aprendizaje profundo , [99] lanzado inicialmente en diciembre de 2017. [100] Casi idéntico en especificaciones a Knights Landing, Knights Mill incluye optimizaciones para una mejor utilización de las instrucciones AVX-512. El rendimiento de punto flotante de precisión simple y precisión variable aumentó, a expensas del rendimiento de punto flotante de precisión doble.
Modelos
Colina de los caballeros
Knights Hill era el nombre en clave de la arquitectura MIC de tercera generación, cuyos primeros detalles Intel anunció en SC14. [101] Se fabricaría en un proceso de 10 nm. [102]
En 2017, Intel anunció que Knights Hill había sido cancelado a favor de otra arquitectura construida desde cero para permitir la computación a exaescala en el futuro. Esta nueva arquitectura ahora se espera para 2020-2021 [ necesita actualización ] . [107] [108]
Programación
Un estudio de rendimiento y programabilidad informó que lograr un alto rendimiento con Xeon Phi aún necesita la ayuda de los programadores y que confiar únicamente en compiladores con modelos de programación tradicionales es insuficiente. [109] Otros estudios en varios dominios, como las ciencias de la vida [110] y el aprendizaje profundo, [111] han demostrado que explotar el paralelismo de subprocesos y SIMD de Xeon Phi logra aceleraciones significativas.
Competidores
Nvidia Tesla , un competidor directo en el mercado HPC [112]
Centro de Computación Avanzada de Texas – La supercomputadora "Stampede" incorpora chips Xeon Phi. [113] La Stampede es capaz de generar 10 petaFLOPS. [113]
^ Ian Cutress y Anton Shilov (7 de mayo de 2019). "El capítulo de Larrabee se cierra: los últimos procesadores Xeon Phi de Intel ya están en el final de su vida útil" . Consultado el 12 de marzo de 2020 .
^ "Guía para desarrolladores de software del sistema de coprocesador Intel® Xeon Phi™" (PDF) . Intel. 8 de noviembre de 2012. pág. 16. Archivado (PDF) del original el 21 de abril de 2024 . Consultado el 1 de mayo de 2024 .
^ ab Radek (18 de junio de 2012). "Chip Shot: Intel nombra la tecnología que revolucionará el futuro de la informática de alto rendimiento: la familia de productos Intel Xeon Phi". Intel . Consultado el 12 de diciembre de 2012 .
^ robert-reed (4 de febrero de 2013). "Los métodos más conocidos para usar OpenMP en la arquitectura Intel Many Integrated Core (Intel MIC)". software.intel.com .
^ Jeffers, James; Reinders, James (1 de marzo de 2013). Programación de alto rendimiento con coprocesador Intel Xeon Phi . Morgan Kaufmann . ISBN978-0124104143.
^ Hruska, Joel (8 de mayo de 2019). "Intel elimina silenciosamente a Xeon Phi". ExtremeTech .
^ "Intel descarta un chip gráfico basado en Larrabee". Reuters . 6 de diciembre de 2009.
^ Sodani, Avinash; et al. (2016). "Knights Landing: producto Intel Xeon Phi de segunda generación". IEEE Micro . 36 (2): 34–46. doi :10.1109/MM.2016.25. S2CID 28837176.
^ ab "TOP500 - Junio 2013". TOP500 . Consultado el 18 de junio de 2013 .
^ "Junio de 2023 | TOP500 de sitios de supercomputadoras". www.top500.org .
^ ab "Intel potencia la supercomputadora más rápida del mundo y revela nuevas y futuras tecnologías informáticas de alto rendimiento" . Consultado el 21 de junio de 2013 .
^ W1zzard (24 de julio de 2018). "Intel abandona el Xeon Phi: ocho modelos más han sido declarados fuera de circulación". TechPowerUp .{{cite web}}: CS1 maint: nombres numéricos: lista de autores ( enlace )
^ Marc Sauter (20 de junio de 2016). "Knights Landing: Intel actualizado Xeon Phi con 7 teraflops - Golem.de". www.golem.de (en alemán).
^ Charlie Demerjian (3 de julio de 2006), "Novedades de Intel: ¡son mininúcleos!", theinquirer.net , The Inquirer , archivado desde el original el 29 de agosto de 2009{{citation}}: CS1 maint: URL no apta ( enlace )
^ Seiler, L.; Cavin, D.; Espasa, E.; Grochowski, T.; Juan, M.; Hanrahan, P.; Carmean, S.; Sprangle, A.; Forsyth, J.; Abrash, R.; Dubey, R.; Junkins, E.; Lake, T.; Sugerman, P. (agosto de 2008). "Larrabee: una arquitectura x86 de muchos núcleos para la computación visual" (PDF) . ACM Transactions on Graphics . Actas de ACM SIGGRAPH 2008. 27 (3): 18:11. doi :10.1145/1360612.1360617. ISSN 0730-0301. S2CID 52799248. Archivado desde el original (PDF) el 10 de septiembre de 2015 . Recuperado el 6 de agosto de 2008 .
^ Tom Forsyth, Programación SIMD con Larrabee (PDF) , Intel
^ Ryan Smith (25 de mayo de 2010), "Intel elimina la GPU Larrabee y no lanzará al mercado un producto con gráficos discretos", www.anandtech.com , AnandTech
^ Tony Bradley (3 de diciembre de 2009), "El "ordenador en la nube de un solo chip" de Intel con 48 núcleos mejora la eficiencia energética", pcworld.com , PCWorld
^ "Investigación de Intel: Computadora en la nube de un solo chip", techresearch.intel.com , Intel
^ Ben Ames (11 de febrero de 2007), "Intel prueba el diseño de un chip con un procesador de 80 núcleos", pcworld.com , IDG News, archivado del original el 17 de enero de 2012 , consultado el 14 de noviembre de 2018
^ "Intel detalla un chip de investigación de 80 núcleos con teraflops - X-bit labs". xbitlabs.com . Archivado desde el original el 5 de febrero de 2015 . Consultado el 27 de agosto de 2015 .
^ "El chip de investigación de Teraflops de Intel" (PDF) , download.intel.com , Intel, archivado desde el original (PDF) el 16 de mayo de 2021
^ Anton Shilov (12 de febrero de 2007), "Intel detalla un chip de investigación de 80 núcleos con un rendimiento de teraflops", xbitlabs.com , Xbit laboratories, archivado desde el original el 5 de febrero de 2015
^ por Rupert Goodwins (1 de junio de 2010), "Intel presenta la plataforma Knights de múltiples núcleos para HPC", zdnet.co.uk , ZDNet
^ "Comunicado de prensa de Intel: Intel revela nuevos planes de productos para computación de alto rendimiento", intel.com , Intel, 31 de mayo de 2010
^ de Mike Giles (24 de junio de 2010), "Corredores y jinetes en carreras de obstáculos con GPU" (PDF) , people.maths.ox.ac.uk , págs. 8-10
^ abcd Gareth Halfacree (20 de junio de 2011), "Intel presiona por el espacio HPC con Knights Corner", thinq.co.uk , Net Communities Limited, Reino Unido
^ "Arquitectura de núcleos integrados de Intel" (PDF) , many-core.group.cam.ac.uk , Intel, diciembre de 2010, archivado desde el original (PDF) el 2 de abril de 2012
^ Rick Merritt (20 de junio de 2011), "Los fabricantes de equipos originales muestran sistemas con chips Intel MIC", EE Times
^ Tom R. Halfhill (18 de julio de 2011), "Intel muestra el progreso del MIC", linleygroup.com , The Linley Group
^ Andrea Petrou (20 de junio de 2011), "SGI quiere a Intel para una supercomputadora", news.techeye.net , archivado desde el original el 16 de septiembre de 2011
^ "Las amplias capacidades de "Stampede" reforzarán los recursos computacionales de US Open Science" (Comunicado de prensa). Texas Advanced Computing Center . 22 de septiembre de 2011. Archivado desde el original el 5 de agosto de 2012. Consultado el 23 de septiembre de 2011 .
^ ab "Stampede: A Comprehensive Petascale Computing Environment" (PDF) . Tema especial del IEEE Cluster 2011. Archivado desde el original (PDF) el 26 de septiembre de 2012. Consultado el 16 de noviembre de 2011 .
^ Yam, Marcus (16 de noviembre de 2011), "El rincón de los caballeros de Intel: coprocesador de 22 nm con más de 50 núcleos", tomshardware.com , Tom's Hardware , consultado el 16 de noviembre de 2011
^ Sylvie Barak (16 de noviembre de 2011), "Intel presenta 1 TFLOP/s Knights Corner", EE Times , consultado el 16 de noviembre de 2011
^ James Reinders (5 de junio de 2012), Knights Corner: pila de software de código abierto, Intel
^ Prickett Morgan, Timothy (18 de junio de 2012), "Intel incorpora la marca Xeon Phi a los coprocesadores MIC", 222.theregister.co.uk
^ Intel Corporation (18 de junio de 2012), "Latest Intel Xeon Processors E5 Product Family Achieves Fastest Adoption of New Technology on Top500 List", marketwatch.com , archivado del original el 20 de junio de 2012 , consultado el 18 de junio de 2012 , Intel Xeon Phi es la nueva marca de todos los futuros productos basados en la arquitectura Intel Many Integrated Core destinados a HPC, empresas, centros de datos y estaciones de trabajo. El primer miembro de la familia de productos Intel Xeon Phi está programado para su producción en serie a finales de 2012.
^ Raj Hazra (18 de junio de 2012). «Los coprocesadores Intel Xeon Phi aceleran el ritmo de los descubrimientos y la innovación». Intel . Consultado el 12 de diciembre de 2012 .
^ Rick Merritt (18 de junio de 2012). "Cray utilizará Intel MIC, con la marca Xeon Phi". EETimes . Consultado el 12 de diciembre de 2012 .
^ Terrence O'Brien (18 de junio de 2012). "Intel bautiza sus productos 'Many Integrated Core' como Xeon Phi y aspira a un hito en exaescala". Engadget . Consultado el 12 de diciembre de 2012 .
^ Jeffrey Burt (18 de junio de 2012). "Intel envuelve la marca Xeon Phi en los coprocesadores MIC". eWeek . Consultado el 7 de marzo de 2022 .
^ Merritt, Rick (8 de junio de 2012), "Cray utilizará Intel MIC, con la marca Xeon Phi", eetimes.com
^ Latif, Lawrence (19 de junio de 2012), "Cray dará soporte a Xeon Phi de Intel en clústeres Cascade", theinquirer.net , archivado desde el original el 22 de junio de 2012{{citation}}: CS1 maint: URL no apta ( enlace )
^ "ScaleMP vSMP Foundation to Support Intel Xeon Phi" (Nota de prensa). ScaleMP. 20 de junio de 2012. Archivado desde el original el 20 de mayo de 2013.
^ George Chrysos (12 de noviembre de 2012). "Coprocesador de la familia Intel Xeon Phi X100: la arquitectura". software.intel.com .
^ abc IntelPR (12 de noviembre de 2012). «Intel ofrece una nueva arquitectura para el descubrimiento con los coprocesadores Intel Xeon Phi». Intel . Consultado el 12 de diciembre de 2012 .
^ abc Agam Shah (12 de noviembre de 2012). «Intel presenta un procesador Xeon Phi de 60 núcleos». Computerworld . Archivado desde el original el 12 de marzo de 2013. Consultado el 12 de diciembre de 2012 .
^ abc Johan De Gelas (14 de noviembre de 2012). "El Xeon Phi en acción en TACC". AnandTech . Consultado el 12 de diciembre de 2012 .
^ "Tianhe-2 (MilkyWay-2)". Top500.org. 14 de noviembre de 2015. Consultado el 6 de mayo de 2016 .
^ Hruska, Joel (30 de julio de 2012). "El campeón de 50 núcleos de Intel: análisis en profundidad de Xeon Phi". ExtremeTech . Ziff Davis, Inc . Consultado el 2 de diciembre de 2012 .
^ Barker, J; Bowden, J (2013). "Paralelismo multinúcleo mediante OpenMP". OpenMP en la era de los dispositivos y aceleradores de bajo consumo . IWOMP. Lecture Notes in Computer Science, vol. 8122. Vol. 8122. Springer. págs. 45–57. doi :10.1007/978-3-642-40698-0_4. ISBN.978-3-642-40697-3.
^ Rick Merritt (20 de junio de 2011), "Los fabricantes de equipos originales muestran sistemas con chips Intel MIC", EE Times
^ Dokulil, Jiri; Bajrovic, Enes; Benkner, Siegfried; Pllana, Sabri; Sandrieser, Martin; Bachmayer, Beverly (23 de noviembre de 2012), Ejecución híbrida eficiente de aplicaciones C++ utilizando el coprocesador Intel Xeon Phi , arXiv : 1211.5530 , Bibcode :2012arXiv1211.5530D
^ "Hoja informativa de noticias: Demostraciones y descripción del rendimiento de la arquitectura Intel Many Integrated Core (Intel MIC) ISC'11" (PDF) , newsroom.intel.com , Intel, 20 de junio de 2011, archivado desde el original (PDF) el 24 de marzo de 2012
^ Tesla vs. Xeon Phi vs. Radeon. La perspectiva de un escritor de compiladores // The Portland Group (PGI), Actas de CUG 2013
^ "Arquitectura Intel de muchos núcleos integrados (Arquitectura Intel MIC): RECURSOS (incluidas descargas)". Intel . Consultado el 6 de enero de 2014 .
^ "Manual de referencia de la arquitectura del conjunto de instrucciones del coprocesador Intel Xeon Phi" (PDF) . Intel. 7 de septiembre de 2012 . Consultado el 6 de enero de 2014 .
^ "Zona para desarrolladores de Intel: coprocesador Intel Xeon Phi". Intel. Archivado desde el original el 1 de febrero de 2014. Consultado el 6 de enero de 2014 .
^ "Guía de intrínsecos Intel®". software.intel.com . Consultado el 4 de agosto de 2020 .
^ "Coprocesador Intel SE3110X Xeon Phi 3110X Knights Corner de 6 GB, sin refrigeración -SabrePC.com -SabrePC.com". www.sabrepc.com . Archivado desde el original el 22 de febrero de 2017 . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del coprocesador Intel Xeon Phi 3120A (6 GB, 1,100 GHz, 57 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del coprocesador Intel Xeon Phi 3120P (6 GB, 1,100 GHz, 57 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Intel Xeon Phi 31S1P - BC31S1P". www.cpu-world.com . Consultado el 21 de abril de 2024 .
^ "Especificaciones del producto del coprocesador Intel Xeon Phi 5110P (8 GB, 1,053 GHz, 60 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del coprocesador Intel Xeon Phi 5120D (8 GB, 1,053 GHz, 60 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Intel Xeon Phi SE10P". www.cpu-world.com . Consultado el 21 de abril de 2024 .
^ "Intel Xeon Phi SE10X". www.cpu-world.com . Consultado el 21 de abril de 2024 .
^ "Coprocesador Intel SC7110P Xeon Phi 7110P Knights Corner -SabrePC.com -SabrePC.com". www.sabrepc.com . Consultado el 22 de febrero de 2017 .
^ "Coprocesador Intel SC7110X Xeon Phi 7110X Knights Corner -SabrePC.com -SabrePC.com". www.sabrepc.com . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del coprocesador Intel Xeon Phi 7120A (16 GB, 1,238 GHz, 61 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del coprocesador Intel Xeon Phi 7120D (16 GB, 1,238 GHz, 61 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del coprocesador Intel Xeon Phi 7120P (16 GB, 1,238 GHz, 61 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del coprocesador Intel Xeon Phi 7120X (16 GB, 1,238 GHz, 61 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Intel Xeon Phi 'Knights Landing' cuenta con memoria integrada con ancho de banda de 500 GB/s y compatibilidad con memoria DDR4: arquitectura detallada". WCCFtech . 25 de noviembre de 2013 . Consultado el 27 de agosto de 2015 .
^ Sebastian Anthony (26 de noviembre de 2013), Intel presenta la CPU Knights Landing x86 de 72 núcleos para supercomputación a escala de exa, ExtremeTech
^ Tom's Hardware: Los procesadores Intel Xeon Phi Knights ya están disponibles y también se actualizará Omni Path. 20 de junio de 2016
^ James Reinders (23 de julio de 2013), Instrucciones AVX-512, Intel
^ "Cori". www.nersc.gov . Archivado desde el original el 17 de mayo de 2019 . Consultado el 14 de noviembre de 2018 .
^ ab "ISC 2016 de alto rendimiento: Rajeeb Hazra de Intel pronuncia el discurso inaugural". Vimeo .
^ Pradeep Dubey (20 de junio de 2016). "Cómo los procesadores Intel Xeon Phi benefician a las aplicaciones y los marcos de aprendizaje automático y aprendizaje profundo". software.intel.com .
^ "Presentamos el procesador Intel Xeon Phi: su camino hacia una visión más profunda". Intel . Archivado desde el original el 27 de enero de 2017.
^ "Lo más destacado - Noviembre 2016 | TOP500". top500.org .
^ Larabel, Michael (24 de agosto de 2017). "Intel abandona silenciosamente los coprocesadores Xeon Phi 7200". Phoronix . Consultado el 25 de agosto de 2017 .
^ "Notificación de cambio de producto 116378 - 00" (PDF) . Intel.com . Consultado el 25 de julio de 2018 .
^ "Procesador Intel Xeon Phi: su camino hacia una visión más profunda" (PDF) . Intel.com . Archivado desde el original (PDF) el 26 de febrero de 2017 . Consultado el 25 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7210 (16 GB, 1,30 GHz, 64 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7210F (16 GB, 1,30 GHz, 64 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7230 (16 GB, 1,30 GHz, 64 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7230F (16 GB, 1,30 GHz, 64 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7250 (16 GB, 1,40 GHz, 68 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Procesadores Intel Xeon Phi". Intel . Consultado el 25 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7250F (16 GB, 1,40 GHz, 68 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7290 (16 GB, 1,50 GHz, 72 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ "Especificaciones del producto del procesador Intel Xeon Phi 7290F (16 GB, 1,50 GHz, 72 núcleos)". Intel ARK (Especificaciones del producto) . Consultado el 22 de febrero de 2017 .
^ Smith, Ryan (17 de agosto de 2016). «Intel anuncia Knight's Mill: un procesador Xeon Phi para el aprendizaje profundo». Anandtech . Consultado el 17 de agosto de 2016 .
^ Cutress, Ian (19 de diciembre de 2017). "Intel incluye Knights Mill Xeon Phi en ARK: hasta 72 núcleos a 320 W con QFMA y VNNI". Anandtech . Consultado el 19 de diciembre de 2017 .
^ SC14: Supercomputing '14; Conferencia internacional sobre computación de alto rendimiento, redes, almacenamiento y análisis en el año 2014
^ Eric Gardner (25 de noviembre de 2014), ¿Qué revelaciones públicas ha hecho Intel sobre Knights Landing?, Intel Corporation , archivado desde el original el 23 de febrero de 2015
^ Personal de ALCF (9 de abril de 2015), Presentando a Aurora
^ Personal de ALCF (9 de abril de 2015), Aurora
^ Hemsoth, Nicole (23 de mayo de 2017). "Algunas sorpresas en el presupuesto del Departamento de Energía de 2018 para supercomputación". Next Platform . Consultado el 13 de noviembre de 2017 .
^ Brueckner, Rich (16 de junio de 2017). "¿Aurora se está transformando en una supercomputadora de IA a escala de exaescala?". Inside HPC . Consultado el 13 de noviembre de 2017 .
^ Damkroger, Trish (13 de noviembre de 2017). "Cómo liberar la informática de alto rendimiento hoy y mañana". Intel IT Peer Network.
^ Kampman, Jeff (13 de noviembre de 2017). "Intel elimina silenciosamente los chips Knights Hill Xeon Phi de próxima generación". Tech Report . Consultado el 13 de noviembre de 2017 .
^ Fang, Jianbin; Sips, Henk; Zhang, Lilun; Xu, Chuanfu; Yonggang, Che; Varbanescu, Ana Lucia (2014). Test-Driving Intel Xeon Phi (PDF) . Conferencia internacional ACM/SPEC 2014 sobre ingeniería de rendimiento. Archivado desde el original (PDF) el 11 de noviembre de 2017 . Consultado el 30 de diciembre de 2013 .
^ Memeti, Suejb; Pllana, Sabri; Benkner, Siegfried; Pllana, Sabri; Sandrieser, Martin; Bachmayer, Beverly (29 de junio de 2015), Aceleración del análisis de secuencias de ADN con Intel Xeon Phi , arXiv : 1506.08612 , Bibcode :2015arXiv150608612M
^ Viebke, Andre; Pllana, Sabri; Benkner, Siegfried; Pllana, Sabri; Sandrieser, Martin; Bachmayer, Beverly (30 de junio de 2015), El potencial de Intel Xeon Phi para el aprendizaje profundo supervisado , arXiv : 1506.09067 , Bibcode :2015arXiv150609067V
^ Jon Stokes (20 de junio de 2011). "Intel revela sus planes para un procesador de supercomputación de 50 núcleos". Ars Technica .
^ por Johan De Gelas (11 de septiembre de 2012). "El superordenador Intel Xeon Phi de 10 petaflops". AnandTech . Consultado el 12 de diciembre de 2012 .
Enlaces externos
Wikimedia Commons tiene medios relacionados con Intel MIC .
Páginas de Intel: Procesadores Intel Xeon Phi
Patatas fritas y queso, 8 de diciembre de 2022, Desembarco del Caballero: Atom con AVX-512
@QHL6_DSCx1.jpg/1280px-Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx1.jpg)
@QHL6_DSCx3.jpg/1280px-Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx3.jpg)
@QHL6_DSCx7@5x.jpg/1280px-Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx7@5x.jpg)
