Virtex es la familia insignia de productos FPGA actualmente desarrollados por AMD , originalmente Xilinx antes de ser adquiridos por el primero. [1] Otras líneas de productos actuales incluyen Kintex (gama media) y Artix (bajo costo), cada una incluyendo configuraciones y modelos optimizados para diferentes aplicaciones. [2] Además, AMD ofrece la serie de bajo costo Spartan, que continúa actualizándose y se está acercando a la producción utilizando la misma arquitectura subyacente y nodo de proceso que los dispositivos más grandes de la serie 7. [3]
Los FPGA Virtex normalmente se programan en lenguajes de descripción de hardware como VHDL o Verilog , utilizando el software de computadora Xilinx ISE o Vivado . [4]
Los productos FPGA de Xilinx han sido reconocidos por EE Times, EDN y otros por su innovación e impacto en el mercado. [5] [6] [7]
La serie Virtex de FPGAs se basa en bloques lógicos configurables (CLB), donde cada CLB es equivalente a múltiples puertas ASIC . [8] [9] Cada CLB se compone de múltiples porciones , que difieren en construcción entre las familias Virtex. [9]
Los FPGAs Virtex incluyen un bloque de E/S para controlar los pines de entrada/salida en el chip Virtex, que admiten una variedad de estándares de señalización. [10] Todos los pines están configurados de manera predeterminada en modo "entrada" (alta impedancia). Los pines de E/S se agrupan en bancos de E/S, donde cada banco puede admitir un voltaje diferente. [10]
Además de la lógica FPGA configurable, los FPGA Virtex incluyen hardware de función fija para multiplicadores, memorias, núcleos de microprocesador, lógica FIFO y ECC, bloques DSP, controladores PCI Express , bloques MAC Ethernet y transceptores seriales de alta velocidad. [11] [12]
Algunos miembros de la familia Virtex (como el Virtex-5QX) están disponibles en paquetes reforzados con radiación para aplicaciones en el espacio exterior. [13]
La familia Virtex-E se introdujo en septiembre de 1999 con una tecnología de proceso de 180 nm. [14] Virtex-E incluye un dispositivo de dos millones de puertas de sistema y admite el doble de densidad de puertas de sistema y tiene un rendimiento de E/S un 50 por ciento mayor que los FPGA Virtex originales. [14] [15]
Xilinx introdujo la familia Virtex-II en enero de 2001 en tecnología de proceso de 150 nm, [14] y la familia Virtex-II Pro en marzo de 2002 en tecnología de proceso de 90 nm. [16] Las familias Virtex-II y Virtex-II Pro se consideran dispositivos heredados y no se recomienda su uso en nuevos diseños, aunque Xilinx todavía los produce para diseños existentes.
La familia Virtex-4 se considera dispositivos heredados y no se recomienda su uso en nuevos diseños, aunque Xilinx todavía los produce para diseños existentes.
La familia Virtex-4 se introdujo en junio de 2004 en la tecnología de proceso de 90 nm. [17] [18] Los FPGA Virtex-4 se han utilizado para el experimento ALICE (A Large Ion Collider Experiment) en el laboratorio europeo CERN en la frontera franco - suiza para mapear y desenredar las trayectorias de miles de partículas subatómicas . [19]
La familia Virtex-5 se introdujo en mayo de 2006 en la tecnología de proceso de 65 nm. [20] El Virtex-5 LX y el LXT están pensados para aplicaciones con uso intensivo de la lógica, y el Virtex-5 SXT está pensado para aplicaciones DSP. [21] Con el Virtex-5, Xilinx cambió la estructura lógica de LUT de cuatro entradas a LUT de seis entradas. Con la creciente complejidad de las funciones lógicas combinacionales requeridas por los diseños SoC, el porcentaje de rutas combinacionales que requerían múltiples LUT de cuatro entradas se había convertido en un cuello de botella de rendimiento y enrutamiento. La nueva LUT de seis entradas representó una compensación entre un mejor manejo de funciones combinacionales cada vez más complejas, a expensas de una reducción en el número absoluto de LUT por dispositivo. La serie Virtex-5 es un diseño de 65 nm fabricado en tecnología de proceso de triple óxido de 1,0 V. [22] [23]
La familia Virtex-6 se introdujo en febrero de 2009 con una tecnología de proceso de 40 nm para sistemas electrónicos de uso intensivo de recursos computacionales, [24] y la compañía afirma que consume un 15 por ciento menos de energía y tiene un rendimiento un 15 por ciento mejorado en comparación con los FPGAs de 40 nm de la competencia. [25]
La familia Virtex-7 se introdujo en junio de 2010 con una tecnología de proceso de 28 nm, [26] y se informa que ofrece una mejora del rendimiento del sistema al doble con un consumo de energía un 50 por ciento menor en comparación con los dispositivos Virtex-6 de la generación anterior. [27] Además, Virtex-7 duplica el ancho de banda de memoria en comparación con los FPGA Virtex de la generación anterior con un rendimiento de interfaz de memoria de 1866 Mbit/s y más de dos millones de celdas lógicas. [28] [29]
En 2011, Xilinx comenzó a enviar cantidades de muestra del FPGA Virtex-7 2000T, que combina cuatro FPGA más pequeños en un solo paquete colocándolos en una almohadilla de interconexión de silicio especial (llamada interposer) para entregar 6.8 mil millones de transistores en un solo chip grande. El interposer proporciona 10.000 rutas de datos entre los FPGA individuales, aproximadamente de 10 a 100 veces más de lo que normalmente estaría disponible en una placa, para crear un solo FPGA. [30] [31] [32] En 2012, utilizando la misma tecnología 3D, Xilinx presentó los envíos iniciales de su FPGA Virtex-7 H580T, un dispositivo heterogéneo, llamado así porque comprende dos matrices FPGA y una matriz transceptora de 28 Gbit/s de 8 canales en el mismo paquete. [33]
A medida que Xilinx introdujo nuevos FPGAs 3D de alta capacidad, incluidos los productos Virtex-7 2000T y Virtex-7 H580T, estos dispositivos comenzaron a superar la capacidad del software de diseño de Xilinx, lo que llevó a la empresa a rediseñar por completo su conjunto de herramientas. El resultado fue la introducción de Vivado Design Suite , que reduce el tiempo necesario para el diseño de lógica programable y E/S, y acelera la integración e implementación de sistemas en comparación con el software anterior. [4] [34]
La familia Virtex UltraScale se presentó en mayo de 2014 con una tecnología de proceso de 20 nm. [35] [36] UltraScale es un "FPGA 3D" que contiene hasta 4,4 millones de celdas lógicas y utiliza hasta un 45 % menos de energía en comparación con las generaciones anteriores y hasta un 50 % menos de costo de lista de materiales. [37]
La familia Virtex UltraScale+ se presentó en enero de 2016 con una tecnología de proceso de 16 nm. [38]
.JPG/1280px-Ic-photo-Xilinx--XC2VP30-FFG896CGB0609--(Vertex-II_Pro--PowerPC-CPU).JPG)
Las familias de FPGA Virtex-II Pro, Virtex-4, Virtex-5 y Virtex-6, que incluyen hasta dos núcleos IBM PowerPC integrados , están orientadas a las necesidades de los diseñadores de sistemas en chip (SoC). [39] [40] [41]