El R4200 es un microprocesador diseñado por MIPS Technologies, Inc. (MTI) que implementó la arquitectura del conjunto de instrucciones (ISA) MIPS III . También fue conocido como VRX durante el desarrollo. El microprocesador obtuvo la licencia de NEC , y la empresa lo fabricó y comercializó como VR4200. El primer VR4200, una pieza de 80 MHz , se introdujo en 1993. En 1994 estuvo disponible una pieza más rápida de 100 MHz.
El R4200 estaba, al menos en parte, destinado a su uso en computadoras Windows NT de bajo consumo , como computadoras personales y portátiles, [1] : 468 supuestamente ofrecía "rendimiento del procesador Pentium a una décima parte del precio", habiendo inicialmente apuntado a ofrecer el doble de Rendimiento de un procesador Intel 486DX2 de 66 MHz . Los resultados de referencia SPECint informados sitúan el rendimiento de números enteros del microprocesador en alrededor del 85% de un microprocesador Pentium variante P5 , siendo el rendimiento de punto flotante aproximadamente la mitad que el del Pentium. Se espera que se utilice en la "nueva máquina de Nintendo prevista para 1995", [1] la variante R4300i se utilizó en la muy popular consola de videojuegos Nintendo 64 y en la placa arcade Hyper Neo Geo 64 de SNK. El R4200 finalmente no tuvo ningún uso en computadoras personales y fue reposicionado como un microprocesador integrado que competía con el R4600 .
El R4200 es un diseño escalar con un canal RISC clásico de cinco etapas . Una característica notable es el uso de la ruta de datos de números enteros para realizar operaciones aritméticas en la porción de mantisa de un número de punto flotante . Se utilizó una ruta de datos separada para el exponente. Este esquema redujo el costo al reducir la cantidad de transistores , el tamaño del chip y el consumo de energía. También afectó negativamente el rendimiento de punto flotante , pero las aplicaciones previstas del R4200 no requerían un alto rendimiento de punto flotante.
El R4200 tiene una caché de instrucciones de 16 KB y una caché de datos de 8 KB. Ambas cachés están asignadas directamente . La caché de instrucciones tiene un tamaño de línea de 32 bytes, mientras que la caché de datos tiene un tamaño de línea de 16 bytes. La caché de datos utiliza el protocolo de escritura reescrita .
El R4200 tiene un búfer de traducción (TLB) de 32 entradas para datos y un TLB de 4 entradas para instrucciones. Se admite una dirección física de 33 bits . El bus del sistema tiene 64 bits de ancho y funciona a la mitad de la frecuencia del reloj interno.
El R4200 contenía 1,3 millones de transistores y tenía una superficie de 81 mm 2 . NEC fabricó el R4200 en un proceso CMOS de 600 nm con tres niveles de interconexión. Estaba empaquetado en una matriz de rejilla de pines cerámicos de 179 pines que era compatible con R4x00PC y R4600 , o un paquete plano cuádruple de plástico de 208 pines (PQFP). Utilizaba una fuente de alimentación de 3,3 V, que disipaba normalmente 1,8 W y un máximo de 2 W a 80 MHz.
En comparación con el Pentium, las calificaciones SPECint tenían el Pentium en 64,5 y el R4200 en 55. Las calificaciones SPECfp tenían el Pentium en 56 frente al R4200 en 30. [2]
El R4300i es un derivado del R4200 diseñado por MTI para aplicaciones integradas anunciado el 17 de abril de 1995. [3] Se diferencia del R4200 por presentar un multiplicador entero mejorado con una latencia más baja y un bus de sistema reducido de 32 bits para reducir costo. El chip tenía un área de 45 mm 2 y se fabricó mediante un proceso de 350 nm . Al emplear líneas de datos y direcciones multiplexadas, podría empaquetarse en un PQFP de 120 pines de bajo costo. Utiliza una fuente de alimentación de 3,3 V y disipa 1,5 W a 40 MHz (80 MHz internamente), [4] 1,8 W a 100 MHz y 2,2 W a 133 MHz.
El R4300i obtuvo la licencia de NEC y Toshiba , y esas empresas lo comercializaron como VR4300 o TX4300, respectivamente. Ambas empresas ofrecieron versiones de 100 y 133 MHz. NEC desarrolló un derivado del VR4300 para la consola de juegos Nintendo 64 , con una frecuencia de 93,75 MHz y denominado NUS-CPU. Aunque las placas de desarrollo para Nintendo 64 usaban CPU NEC VR4300 originales, se descubrió que la CPU final no era compatible con pines. Este uso singular de una implementación MIPS produjo importantes regalías para MTI, ventas para NEC y convirtió a MIPS en el RISC ISA mixto de 32/64 bits de mayor volumen en 1997. [ cita necesaria ]
NEC produjo otros dos derivados del R4300 para el mercado integrado general, el VR4305 y el VR4310, anunciados el 20 de enero de 1998. [5] El VR4310 estaba disponible en 100, 133 o 167 MHz. Fue fabricado en un proceso de 250 nm y empaquetado en un PQFP de 120 pines.