El UltraSPARC es un microprocesador desarrollado por Sun Microsystems y fabricado por Texas Instruments , presentado a mediados de 1995. Es el primer microprocesador de Sun que implementa la arquitectura de conjunto de instrucciones (ISA) SPARC V9 de 64 bits. Marc Tremblay era co-microarquitecto.
El UltraSPARC es un microprocesador superescalar de cuatro componentes que ejecuta instrucciones en orden . Incluye un pipeline entero de nueve etapas .
Las unidades de ejecución se simplificaron en relación con SuperSPARC para lograr frecuencias de reloj más altas; un ejemplo de simplificación es que las ALU no estaban en cascada, a diferencia de SuperSPARC, para evitar restringir la frecuencia de reloj.
El archivo de registro de números enteros tiene 32 entradas de 64 bits. Como SPARC ISA utiliza ventanas de registro , de las cuales UltraSPARC tiene ocho, el número real de registros es 144. El archivo de registro tiene siete puertos de lectura y tres de escritura. El archivo de registro de enteros proporciona registros para dos unidades lógicas aritméticas y la unidad de carga/almacenamiento. Las dos ALU pueden ejecutar instrucciones aritméticas, lógicas y de desplazamiento, pero solo una puede ejecutar instrucciones de multiplicación y división.
La unidad de coma flotante consta de cinco unidades funcionales. Se ejecutan sumas y restas en coma flotante, se multiplican, se dividen y se obtienen raíces cuadradas. Dos unidades sirven para ejecutar instrucciones SIMD definidas por el Conjunto de instrucciones visuales (VIS). El archivo de registro de punto flotante contiene treinta y dos registros de 64 bits. Tiene cinco puertos de lectura y tres puertos de escritura.
UltraSPARC tiene dos niveles de caché, primario y secundario. Hay dos cachés principales, uno para instrucciones y otro para datos. Ambos tienen una capacidad de 16 KB.
UltraSPARC requería una caché secundaria externa obligatoria. La caché está unificada, tiene una capacidad de 512 KB a 4 MB y está mapeada directamente. Puede devolver datos en un solo ciclo. La caché externa se implementa con SRAM síncronas sincronizadas a la misma frecuencia que el microprocesador, ya que las relaciones no eran compatibles. Se accede a él a través del bus de datos.
Contenía 3,8 millones de transistores. Fue fabricado en el proceso EPIC-3 de Texas Instruments, un proceso semiconductor complementario de óxido de metal (CMOS) de 0,5 μm con cuatro niveles de metal. El UltraSPARC no se fabricó en un proceso BiCMOS ya que Texas Instruments afirmó que no escalaba bien a procesos de 0,5 μm y ofrecía poca mejora en el rendimiento. El proceso se perfeccionó en el procesador de señal digital (DSP) MVP de TI al que le faltaban algunas características, como tres niveles de metal en lugar de cuatro y un tamaño de característica de 0,55, antes de usarse para fabricar el UltraSPARC para evitar que se repitan los problemas de fabricación encontrados con SuperSPARC .
El UltraSPARC está empaquetado en una matriz de rejilla de bolas de plástico (PBGA) de 521 contactos .