El UART 8250 ( receptor-transmisor asíncrono universal ) es un circuito integrado diseñado para implementar la interfaz para comunicaciones en serie . La pieza fue fabricada originalmente por la National Semiconductor Corporation. Se utilizaba comúnmente en PC y equipos relacionados, como impresoras o módems . El 8250 incluía un generador de velocidad de bits programable en chip , lo que permitía su uso tanto para velocidades de bits comunes como para propósitos especiales que podían derivarse con precisión a partir de una frecuencia de referencia de oscilador de cristal arbitraria .
Las designaciones de los chips llevan letras de sufijo para las versiones posteriores de la misma serie de chips. Por ejemplo, al 8250 original pronto le siguieron las versiones 8250A y 8250B que corrigieron algunos errores . [1] [2] En particular, el 8250 original podía repetir la transmisión de un carácter si la línea CTS se activaba de forma asincrónica durante el primer intento de transmisión. [1] [2]
Debido a la gran demanda, otros fabricantes pronto comenzaron a ofrecer chips compatibles. Western Digital ofreció el chip WD8250 con los nombres Async Communications Interface Adapter (ACIA) y Async Communications Element (ACE).
El UART 16450(A), comúnmente utilizado en las computadoras de la serie IBM PC/AT , mejoró el 8250 al permitir velocidades de línea serial más altas.
Con la introducción de sistemas operativos multitarea en hardware de PC, como OS/2 , Windows NT o varias versiones de UNIX , el poco tiempo disponible para atender solicitudes de interrupción carácter por carácter se convirtió en un problema, por lo tanto, los puertos seriales IBM PS/2 introdujeron los UART 16550(A) que tenían una memoria FIFO o buffer de 16 bytes incorporada para recolectar caracteres entrantes.
Los modelos posteriores agregaron memorias más grandes, admitieron velocidades más altas, combinaron múltiples puertos en un chip y finalmente se convirtieron en parte de los circuitos Super I/O ahora comunes que combinan la mayor parte de la lógica de entrada/salida en una placa base de PC .
La interfaz de línea consta de: SOUT, SIN, /RTS, /DTR, DSR, /DCD, /CTS, /RI [3]
Interfaz de reloj: XIN, XOUT, /BAUDOUT, RCLK [3]
Interfaz de computadora: D0..D7, /RD, /WR, INTRPT, MR, A0, A1, A2, ADS, WR, RD, /CS2, CS1, CS0 [3]
La línea de interrupción se activará (cuando el bit IER la ha habilitado) para pasar a nivel alto cuando ocurra uno de los siguientes eventos: estado de la línea del receptor, datos recibidos disponibles, registro de retención del transmisor vacío y estado del MODEM. La señal de interrupción se restablece a nivel bajo tras el servicio de interrupción adecuado o una operación de restablecimiento (a través de MR). [3]
El UART 8250 se utilizó en varias computadoras de 8 bits al menos desde 1978. IBM utilizó el UART 8250 en la IBM PC (1981). Las revisiones 8250A y 8250B se lanzaron más tarde, y el 16450 se introdujo con la IBM Personal Computer/AT (1984).
La principal diferencia entre las versiones era la velocidad máxima de comunicación. [4]
IBM se negó a utilizar el Intel 8251 en el adaptador de puerto serie porque el chip Intel no tenía un generador de velocidad de transmisión interno y el adaptador tenía que ser más complejo y costoso. Más tarde, IBM implementó el Adaptador de comunicación síncrona, pero no fue popular.
