La subutilización de circuitos , también subutilización de chips , subutilización de circuitos programables , subutilización de compuertas y subutilización de bloques lógicos , se refiere a una utilidad física incompleta del silicio de grado semiconductor en un chip programable de circuito producido en masa y estandarizado , como un ASIC de tipo matriz de compuertas , un FPGA o un CPLD .
En el ejemplo de una matriz de puertas , que puede tener tamaños de 5000 o 10 000 puertas, un diseño que utilice incluso 5001 puertas requeriría utilizar un chip de 10 000 puertas. Esta ineficiencia da como resultado una subutilización del silicio. [1]
Debido a los componentes de diseño de la matriz de puertas programables en campo en bloques lógicos , los diseños simples que subutilizan un solo bloque sufren de subutilización de puertas, al igual que los diseños que se desbordan en múltiples bloques, como los diseños que usan puertas anchas. [2] Además, la arquitectura muy genérica de los FPGA conduce a una alta ineficiencia; los multiplexores ocupan espacio de silicio para la selección programable y una gran cantidad de flip-flops para reducir los tiempos de configuración y retención , incluso si el diseño no los requiere, [1] lo que resulta en una densidad 40 veces menor que la de los ASIC de celda estándar .
{{cite book}}: |work=ignorado ( ayuda )