Unidad Central de procesamiento
ARM Cortex-A72 es una unidad central de procesamiento que implementa el conjunto de instrucciones ARMv8-A de 64 bits diseñado por el centro de diseño de Austin de ARM Holdings . El Cortex-A72 es una tubería superescalar desordenada de decodificación de 3 vías . [1] Está disponible como núcleo SIP para los licenciatarios y su diseño lo hace adecuado para la integración con otros núcleos SIP (por ejemplo, GPU , controlador de pantalla , DSP , procesador de imágenes , etc.) en un solo chip que constituye un sistema en un chip (SoC). ). El Cortex-A72 se anunció en 2015 como sucesor del Cortex-A57 y fue diseñado para utilizar un 20 % menos de energía u ofrecer un rendimiento un 90 % mayor. [2] [3]
Descripción general
- Procesador canalizado con canal de ejecución superescalar de 3 vías con problema especulativo profundamente desordenado
- Las extensiones DSP y NEON SIMD son obligatorias por núcleo
- Unidad de coma flotante VFPv4 integrada (por núcleo)
- Soporte de virtualización de hardware
- La codificación del conjunto de instrucciones Thumb-2 reduce el tamaño de los programas de 32 bits con poco impacto en el rendimiento.
- Extensiones de seguridad de TrustZone
- Program Trace Macrocell y CoreSight Design Kit para un seguimiento discreto de la ejecución de instrucciones
- Datos de 32 KiB (conjunto asociativo de 2 vías) + 48 instrucciones KiB (conjunto asociativo de 3 vías) Caché L1 por núcleo
- Controlador de caché integrado de nivel 2 de baja latencia (conjunto asociativo de 16 vías), tamaño configurable de 512 KB a 4 MB por clúster
- Búfer de traducción de instrucciones L1 totalmente asociativo (TLB) de 48 entradas con soporte nativo para tamaños de página de 4 KiB, 64 KiB y 1 MB
- TLB de datos L1 totalmente asociativo de 32 entradas con soporte nativo para tamaños de página de 4 KiB, 64 KiB y 1 MB
- Conjunto asociativo de 4 vías de TLB L2 unificado de 1024 entradas por núcleo, compatible con hit-under-miss
- Algoritmo sofisticado de predicción de ramas que aumenta significativamente el rendimiento y reduce la energía procedente de predicciones erróneas y especulaciones.
- Etiqueta IC temprana: caché L1 de 3 vías con energía asignada directamente*
- Etiquetado TLB y μBTB regionalizado
- Optimizaciones de objetivos de sucursales con pequeñas compensaciones
- Supresión de accesos superfluos a predictores de ramas
Papas fritas
Ver también
Referencias
- ^ ab "Procesador Cortex-A72". Participaciones ARM . Consultado el 2 de febrero de 2014 .
- ^ Frumusanu, Andrei (3 de febrero de 2015). "ARM anuncia Cortex-A72, CCI-500 y Mali-T880". Anandtech . Consultado el 29 de marzo de 2017 .
- ^ Frumusanu, Andrei (23 de abril de 2015). "ARM revela detalles de la arquitectura Cortex-A72". Anandtech . Consultado el 29 de marzo de 2017 .
- ^ "Raspberry Pi 4 ya a la venta desde $ 35". Frambuesa Pi . 2019-06-24 . Consultado el 24 de junio de 2019 .
enlaces externos
- Página web oficial
- Manuales de referencia técnica ARM Cortex-A72
