El SW26010 es un procesador multinúcleo de 260 núcleos diseñado por el Centro de Promoción de la Industria y Tecnología de Circuitos Integrados de Shanghái (ICC para abreviar) ( chino : 上海集成电路技术与产业促进中心 (简称ICC)). Implementa la arquitectura Sunway , una arquitectura de computación de conjunto de instrucciones reducidas (RISC) de 64 bits diseñada en China . [1] El SW26010 tiene cuatro clústeres de 64 elementos de procesamiento de cómputo (CPE) que están dispuestos en una matriz de ocho por ocho. Los CPE admiten instrucciones SIMD y son capaces de realizar ocho operaciones de punto flotante de doble precisión por ciclo. Cada clúster está acompañado por un núcleo de propósito general más convencional llamado Elemento de procesamiento de gestión (MPE) que proporciona funciones de supervisión. [1] Cada clúster tiene su propio controlador SDRAM DDR3 dedicado y un banco de memoria con su propio espacio de direcciones . [2] [3] El procesador funciona a una velocidad de reloj de 1,45 GHz. [4]
Los núcleos CPE cuentan con 64 KB de memoria scratchpad para datos y 16 KB para instrucciones , y se comunican a través de una red en un chip , en lugar de tener una jerarquía de caché tradicional . [5] Los MPE tienen una configuración más tradicional, con 32 KB de cachés de instrucciones y datos L1 y un caché L2 de 256 KB . [1] Finalmente, la red en chip se conecta a una única interfaz de interconexión del sistema que conecta el chip con el mundo exterior.
El SW26010 se utiliza en la supercomputadora Sunway TaihuLight , que entre marzo y junio de 2018, fue la supercomputadora más rápida del mundo según la clasificación del proyecto TOP500 . [6] El sistema utiliza 40.960 SW26010 para obtener 93,01 PFLOPS en el punto de referencia LINPACK .
SW26010P incluye 6 grupos de núcleos (CG), cada uno de los cuales incluye un elemento de procesamiento de gestión (MPE) y un clúster de elementos de procesamiento de computación (CPE) de 8x8. Cada CG tiene su controlador de memoria (MC), que se conecta a 16 GB de memoria DDR4 con un ancho de banda de 51,2 GB/s. El intercambio de datos entre cada dos CPE en el mismo clúster de CPE se logra a través de la interfaz de acceso a memoria remota (RMA) (un reemplazo de la característica de comunicación de registros en la generación anterior). Cada CPE tiene una memoria de datos local (LDM) rápida de 256 KB. Cada procesador SW26010P consta de 390 elementos de procesamiento. [7]
Cada núcleo del CPE tiene una única
tubería
de punto flotante que puede realizar 8 flops por ciclo por núcleo (aritmética de punto flotante de 64 bits) y el MPE tiene una tubería dual, cada una de las cuales puede realizar 8 flops por ciclo por tubería (aritmética de punto flotante de 64 bits).
El informe TOP500 decía que el chip también carece de cualquier caché L1-L2-L3 tradicional y, en su lugar, tiene 12 KB de caché de instrucciones y 64 KB de "borrador local" que funciona como una especie de caché L1.