La red óptica pasiva (PON) utiliza una topología de red en forma de árbol. Debido a la topología de la PON, los modos de transmisión para la transmisión descendente (es decir, desde la terminación de línea óptica (OLT) a la unidad de red óptica (ONU)) y ascendente (es decir, desde la ONU a la OLT) son diferentes. Para la transmisión descendente, la OLT transmite la señal óptica a todas las ONU en modo continuo (CM), es decir, el canal descendente siempre tiene señal de datos ópticos. Una ONU determinada puede encontrar qué trama en el flujo CM es para ella leyendo el encabezado de la trama. Sin embargo, en el canal ascendente, las ONU no pueden transmitir señales de datos ópticos en CM. Esto se debe a que todas las señales transmitidas desde las ONU convergen (con atenuación) en una fibra mediante el divisor de potencia (que sirve como acoplador de potencia) y se superponen entre sí si se utiliza CM. Para resolver este problema, se adopta la transmisión en modo ráfaga (BM) para el canal ascendente. La ONU dada solo transmite paquetes ópticos cuando se le asigna un intervalo de tiempo y necesita transmitir, y todas las ONU comparten el canal ascendente en el modo de acceso múltiple por división de tiempo (TDMA). Las fases de los paquetes ópticos BM recibidos por la OLT son diferentes de un paquete a otro, ya que las ONU no están sincronizadas para transmitir paquetes ópticos en la misma fase, y la distancia entre la OLT y la ONU dada es aleatoria. Para compensar la variación de fase de un paquete a otro, se requiere un reloj en modo ráfaga y recuperación de datos (BM-CDR) . Dicho circuito puede generar un reloj local con la misma frecuencia y fase que el paquete óptico individual recibido en un tiempo de bloqueo corto, por ejemplo dentro de 40 ns. [1] Dicho reloj local generado puede, a su vez, realizar una decisión de datos correcta. Sobre todo, la recuperación de reloj y datos se puede realizar correctamente después de un tiempo de bloqueo corto.
Los esquemas de recuperación de reloj basados en PLL que se utilizan convencionalmente no pueden cumplir con un requisito tan estricto sobre el tiempo de bloqueo. Se han inventado otros esquemas, incluidos los que emplean un oscilador bloqueado por inyección o un oscilador bloqueado por compuerta .