La SRAM de velocidad de datos cuádruple (QDR) es un tipo de memoria RAM estática para computadora que puede transferir hasta cuatro palabras de datos en cada ciclo de reloj . Al igual que la SDRAM de velocidad de datos doble (DDR) , la SRAM QDR transfiere datos tanto en los flancos ascendentes como descendentes de la señal de reloj. El propósito principal de esta capacidad es permitir que las lecturas y escrituras se realicen a altas frecuencias de reloj sin la pérdida de ancho de banda debido a los ciclos de respuesta del bus que se producen en la SRAM DDR. La SRAM QDR utiliza dos relojes, uno para datos de lectura y otro para datos de escritura y tiene buses de datos de lectura y escritura separados (también conocidos como E/S separadas), mientras que la SRAM DDR utiliza un solo reloj y tiene un solo bus de datos común utilizado tanto para lecturas como para escrituras (también conocido como E/S común). Esto ayuda a eliminar los problemas causados por el retraso de propagación del cableado del reloj y permite la ilusión de lecturas y escrituras simultáneas (como se ve en el bus, aunque internamente la memoria todavía tiene un solo puerto convencional: las operaciones se canalizan pero son secuenciales).
Cuando se tienen en cuenta todas las señales de E/S de datos, la SRAM QDR no es dos veces más rápida que la SRAM DDR, pero es 100% eficiente cuando se intercalan las lecturas y las escrituras. Por el contrario, la SRAM DDR es más eficiente cuando solo se repite continuamente un tipo de solicitud, por ejemplo, solo ciclos de lectura. Cuando los ciclos de escritura se intercalan con los ciclos de lectura, se pierden uno o más ciclos para que el bus se repita y se evite la contención de datos, lo que reduce la eficiencia del bus. La mayoría de los fabricantes de SRAM construyeron la SRAM QDR y DDR utilizando el mismo silicio físico, que se diferencia por una selección posterior a la fabricación (por ejemplo, fundiendo un fusible en el chip). [ cita requerida ]
La memoria SRAM QDR fue diseñada para aplicaciones de redes y comunicaciones de alta velocidad , donde el rendimiento de los datos es más importante que el costo, la eficiencia energética o la densidad. La tecnología fue creada por Micron y Cypress , seguida más tarde por IDT , luego por NEC , Samsung y Renesas . Cypress Semiconductor está diseñando actualmente la memoria Quad Data Rate II+ para entornos resistentes a la radiación.
4 líneas de reloj:
Dos líneas de control:
Un bus de direcciones y dos buses de datos: