La variación del proceso es la variación que ocurre naturalmente en los atributos de los transistores (longitud, ancho, espesor del óxido) cuando se fabrican circuitos integrados . La cantidad de variación del proceso se vuelve particularmente pronunciada en nodos de proceso más pequeños (<65 nm) a medida que la variación se convierte en un porcentaje mayor de la longitud o el ancho total del dispositivo y a medida que los tamaños de las características se acercan a las dimensiones fundamentales, como el tamaño de los átomos y la longitud de onda de la luz utilizable para crear patrones en las máscaras litográficas.
La variación del proceso provoca una variación medible y predecible en el rendimiento de salida de todos los circuitos, pero particularmente de los circuitos analógicos, debido a un desajuste. [1] Si la variación hace que el rendimiento medido o simulado de una métrica de salida particular (ancho de banda, ganancia, tiempo de subida, etc.) caiga por debajo o aumente por encima de la especificación para el circuito o dispositivo en particular, reduce el rendimiento general para ese conjunto de dispositivos.
La primera mención de la variación en los semiconductores fue hecha por William Shockley , el co-inventor del transistor, en su análisis de 1961 sobre la ruptura de la unión. [2]
En 1974, Schemmert y Zimmer realizaron un análisis de variación sistemática en su artículo sobre la sensibilidad al voltaje umbral. [3] Esta investigación analizó el efecto que el espesor del óxido y la energía de implantación tenían sobre el voltaje umbral de los dispositivos MOS .
Las fuentes de variaciones incluyen:
Las fundiciones de semiconductores realizan análisis de la variabilidad de los atributos de los transistores (longitud, anchura, espesor del óxido, etc.) para cada nuevo nodo de proceso. Estas mediciones se registran y se proporcionan a los clientes, como las empresas de semiconductores sin fábrica. Este conjunto de archivos se conoce generalmente como "archivos de modelo" en la industria y las herramientas EDA los utilizan para la simulación de diseños.
Normalmente, los modelos de proceso (por ejemplo, HSPICE ) incluyen esquinas de proceso basadas en condiciones de F ront E nd O f Line . Estas suelen estar centradas en un punto típico o nominal y también contendrán esquinas rápidas y lentas, a menudo separadas en esquinas de tipo N y tipo P que afectan a los dispositivos N+/P+ activos no lineales de diferentes maneras. Algunos ejemplos son TT para transistores N+ y P+ nominales, FF para transistores N+ y P+ rápidos, FS para transistores N+ rápidos y P+ lentos, etc.
Al modelar el cableado parásito, a menudo se suministra un conjunto ortogonal de esquinas de proceso con la plataforma de extracción parásita. (Ejemplo: plataforma de extracción STAR-RC). Estas esquinas suelen enumerarse como Típicas/Nominales para el valor objetivo y esquinas Cmejor/Cpeor para las variaciones en: espesor del conductor, ancho del conductor y espesor del óxido del conductor que dan como resultado la Menor/Mayor capacitancia en el cableado. A menudo se suministra una esquina adicional llamada RCmejor y RCpeor que selecciona los parámetros del conductor que dan como resultado la Mejor (más baja) y la Peor (más alta) resistencia del cableado para espesor y ancho, y luego agrega el espesor del óxido que agrega la Mejor (más baja) y la Peor (más alta) capacitancia debido al espesor del óxido, ya que este valor no está directamente correlacionado con la resistencia del cableado.
Los diseñadores que utilizan este enfoque realizan entre decenas y miles de simulaciones para analizar cómo se comportarán las salidas del circuito según la variabilidad medida de los transistores para ese proceso en particular. Los criterios medidos para los transistores se registran en archivos de modelo que se entregan a los diseñadores para simular sus circuitos antes de la simulación.
El enfoque más básico utilizado por los diseñadores es aumentar el tamaño de los dispositivos que son sensibles a los desajustes.
Esto se utiliza para reducir la variación debida al pulido, etc. [4]
Para reducir la rugosidad de los bordes de las líneas, se utilizan técnicas de litografía avanzadas.