stringtranslate.com

Potencia 10

Power10 es una familia de microprocesadores multinúcleo , multihilo y superescalar , basada en el código abierto Power ISA , y anunciada en agosto de 2020 en la conferencia Hot Chips ; sistemas con CPU Power10. Disponible de forma general a partir de septiembre de 2021 en el servidor IBM Power10 Enterprise E1080.

El procesador está diseñado para tener 15 núcleos disponibles, pero se incluirá un núcleo de repuesto durante la fabricación para cubrir de manera rentable los problemas de rendimiento .

Los procesadores basados ​​en Power10 serán fabricados por Samsung utilizando un proceso de 7 nm con 18 capas de metal y 18 mil millones de transistores en una matriz de silicio de 602 mm 2 . [1] [2] [3] [4]

Las principales características de Power10 son un mayor rendimiento por vatio y mejores arquitecturas de memoria y E/S , con un enfoque en cargas de trabajo de inteligencia artificial (IA). [5]

Diseño

Cada núcleo Power10 ha duplicado la mayoría de las unidades funcionales en comparación con su predecesor POWER9 . El núcleo es multiproceso de ocho vías (SMT8) y tiene 48 KB de instrucciones y 32 KB de datos en caché L1 , una caché L2 grande de 2 MB y un búfer de traducción lookaside (TLB) muy grande con 4096 entradas. [3] Los ciclos de latencia para las diferentes etapas de caché y TLB se han reducido significativamente. Cada núcleo tiene ocho porciones de ejecución, cada una con una unidad de punto flotante (FPU), una unidad lógica aritmética (ALU), un predictor de bifurcación , una unidad de carga y almacenamiento y un motor SIMD , capaces de recibir instrucciones de 128 bits (64+64) de las nuevas instrucciones de prefijo/fusible de Power ISA v.3.1. Cada segmento de ejecución puede manejar 20 instrucciones cada uno, respaldado por una tabla de instrucciones compartida de 512 entradas, y alimentada a una cola de carga de 128 entradas (64 de un solo subproceso) y una cola de almacenamiento de 80 entradas (40 de un solo subproceso). Las mejores características de predicción de bifurcaciones han duplicado la precisión. Un núcleo tiene cuatro motores de asistencia matemática matricial (MMA) [6] para un mejor manejo del código SIMD, especialmente para instrucciones de multiplicación de matrices donde las cargas de trabajo de inferencia de IA tienen un aumento de rendimiento de 20 veces. [7]

El procesador tiene dos "hemisferios" con ocho núcleos cada uno, que comparten una caché L3 de 64 MB para un total de 16 núcleos y 128 MB de caché L3. Debido a problemas de rendimiento, al menos un núcleo siempre está deshabilitado, lo que reduce la caché L3 en 8 MB para un total utilizable de 15 núcleos y 120 MB de caché L3. Cada chip también tiene ocho aceleradores criptográficos que descargan algoritmos comunes como AES y SHA-3 .

El aumento de la velocidad de reloj y la microarquitectura rediseñada en cada etapa, junto con las instrucciones de fusión/prefijo que permiten más trabajo con menos unidades de trabajo, y una memoria caché más inteligente con latencias de memoria más bajas y un etiquetado de direcciones eficaz que reduce los errores de caché, permiten que el núcleo Power10 consuma la mitad de energía que el POWER9. Combinado con las mejoras en las capacidades de cómputo de hasta un 30%, todo el procesador funciona 2,6 veces mejor por vatio que su predecesor. Y en el caso de montar dos núcleos en el mismo módulo, hasta tres veces más rápido con el mismo presupuesto de energía.

Como cada núcleo puede actuar como ocho procesadores lógicos, el procesador de 15 núcleos parece tener 120 núcleos para el sistema operativo . En un módulo de doble chip, eso se convierte en 240 subprocesos simultáneos por socket .

E/S

Los chips tienen arquitecturas de memoria y E/S completamente rediseñadas, utilizando la Interfaz de Procesador Acelerador Coherente abierta (OpenCAPI) y la Interfaz de Memoria Abierta (OMI). El uso de comunicaciones de memoria en serie con controladores fuera del chip reduce las líneas de señalización hacia y desde el chip, aumenta el ancho de banda y permite que el procesador sea flexible en su tecnología de memoria. [4]

Power10 admite una amplia gama de tipos de memoria, incluidas DDR3 a DDR5, GDDR, HBM o memoria de almacenamiento persistente. El cliente puede modificar estas configuraciones para que se adapten mejor al caso de uso previsto para el sistema.

Power10 permite el cifrado de datos sin pérdida de rendimiento en cada etapa, desde la RAM, pasando por los aceleradores y los nodos del clúster, hasta los datos en reposo.

Power10 incluye la función PowerAXON , que permite la comunicación de chip a chip, de sistema a sistema y bus OpenCAPI para aceleradores, E/S y otros periféricos coherentes de caché de alto rendimiento . Gestiona las comunicaciones entre nodos en un clúster de módulo de chip único (SCM) de 16 zócalos o un clúster de módulo de chip dual (DCM) de 4 zócalos. También gestiona la semántica de memoria para la agrupación de sistemas, lo que permite el acceso de carga/almacenamiento desde el núcleo hasta 2 PB de RAM en todo el clúster Power10. IBM llama a esta función Memory Inception .

Tanto OMI como PowerAXON pueden manejar comunicaciones de 1 TB/s desde el chip.

Power10 incluye PCIe 5. El SCM tiene 32x y el DCM tiene 64x líneas PCIe 5. La decisión de eliminar la compatibilidad con NVLink de Power10 se tomó debido a que las capacidades de ancho de banda de PCIe 5.0 hicieron que la compatibilidad con NVLink quedara obsoleta para los casos de uso para los que se diseñó Power10. [3] La compatibilidad con NVLink en chip era anteriormente un argumento de venta exclusivo para POWER8 y POWER9.

Variantes

El chip Power10 está disponible en dos variantes, definidas por el firmware incluido en el paquete. Aunque los chips son físicamente idénticos y la diferencia está establecida en el firmware, ni el usuario ni IBM pueden modificarla después de la fabricación. [8]

Módulos

El Power10 se presenta en tres paquetes de matriz de rejilla terrestre de plástico con chip invertido (FC-PLGA) : un módulo de chip único (SCM) y dos módulos de chip dual (DCM y eSCM).

Sistemas

Empresa

El IBM Power E1080 , cuyo nombre en código es Denali , es el ordenador Power10 de gama alta de IBM. Está formado por entre 1 y 4 nodos del complejo electrónico central (CEC), cada uno de los cuales ocupa 5 U de espacio. Cada nodo tiene 4 SCM Power10, configurables con 10, 12 o 15 núcleos SMT8 por procesador, y hasta 16 TB de RAM OMI - DDR4 . El Power E1080 ejecuta de forma nativa PowerVM con AIX , IBM i y Linux little-endian . [12] Un sistema E1080 también necesita una unidad de control del sistema de 2 U de alto para la supervisión y la configuración.

El Power E1080 también admite hasta dieciséis cajones de expansión de E/S, cuatro por nodo CEC. Cada cajón de expansión está conectado al nodo CEC respectivo mediante dos módulos de distribución PCIe y tiene doce ranuras PCIe FHFL. Cuatro de estas ranuras son PCIe 3.0 x16, mientras que las ocho restantes son PCIe 3.0 x8. Una configuración de especificación máxima permite que el Power E1080 admita 192 tarjetas PCIe de una sola ranura en un sistema de 16 zócalos. [13]

Gama media

Escalamiento horizontal

Los modelos S pueden ejecutar Linux, IBM i y AIX. Los modelos L están diseñados para Linux, pero pueden ejecutar AIX e IBM i en hasta el 25 % de los núcleos de CPU disponibles. [10]

Compatibilidad con sistemas operativos

Comparación con CPU POWER anteriores

El cambio a un proceso de fabricación de 7 nm da como resultado un rendimiento por vatio significativamente mayor.

La función PowerAXON ahora se extiende hasta 2  PB de espacio de memoria en clúster unificado, compartido entre múltiples nodos del clúster , e incluye soporte para PCIe 5 .

Las nuevas instrucciones SIMD y los nuevos tipos de datos, incluidos bfloat16 , INT4(INTEGER) e INT8(BIGINT) [ 16] [17], tienen como objetivo mejorar las cargas de trabajo de IA.

A diferencia de las CPU POWER9 y POWER8 anteriores, Power10 requiere firmware de terceros de código cerrado en áreas sensibles de seguridad del módulo de CPU, junto con firmware de terceros de código cerrado adicional en el controlador de memoria fuera del módulo requerido. [18]

Herrada

Power10 es inusual porque su nombre no está escrito en mayúsculas como POWER9 y todos los demás procesadores POWER anteriores. Este cambio es parte del cambio de marca de IBM para su oferta de sistemas Power, que comenzando con Power10 ahora es simplemente "Power". Power10 también tiene un logotipo. [19]

Véase también

Referencias

  1. ^ Dr. Cutress, Ian (17 de agosto de 2020). "Hot Chips 2020 Live Blog: Procesador POWER10 de IBM en Samsung 7nm". AnandTech .
  2. ^ Quach, Katyanna (17 de agosto de 2020). "IBM reduce los procesadores Power10 a 7 nm con Samsung, que se lanzarán a fines de 2021". The Register .
  3. ^ abc Schilling, Andreas (17 de agosto de 2020). "IBM Power10 ofrece 30 núcleos con SMT8, PCIe 5.0 y DDR5". Hardware LUXX (en alemán).
  4. ^ ab Kennedy, Patrick (17 de agosto de 2020). "IBM POWER10 en busca del Santo Grial de la informática". ServeTheHome .
  5. ^ "IBM presenta el procesador IBM POWER10 de próxima generación". IBM . 17 de agosto de 2020.
  6. ^ Jose Moreira, Puneeth Bhat AH y Satish Kumar Sadasivam (15 de abril de 2021). Guía de mejores prácticas de Matrix-Multiply Assist.
  7. ^ Russell, John (17 de agosto de 2020). "IBM presenta Power10; promociona un nuevo esquema de memoria, seguridad e inferencia". HPCwire .
  8. ^ Prickett Morgan, Timothy (31 de agosto de 2020). "Posibles diseños de IBM para sistemas Power10". IT Jungle .
  9. ^ por Giuliano Anselmi, Marc Gregorutti, Stephen Lutz, Michael Malicdem, Guido Somers, Tsvetomir Spasov (11 de julio de 2022). "Descripción técnica e introducción del IBM Power E1050" (PDF) .{{cite web}}: CS1 maint: multiple names: authors list (link)
  10. ^ por Giuliano Anselmi, Young Hoon Cho, Andrew Laidlaw, Armin Röll, Tsvetomir Spasov (19 de julio de 2022). "Descripción técnica e introducción de IBM Power S1014, S1022s, S1022 y S1024" (PDF) .{{cite web}}: CS1 maint: multiple names: authors list (link)
  11. ^ Fuente GitHub/OpenPower/Rainier
  12. ^ Así luce el servidor más poderoso del mundo
  13. ^ Giuliano Anselmi, Manish Arora, Ivaylo Bozhinov, Dinil Das, Turgut Genc, ​​Bartlomiej Grabowski, Madison Lee, Armin Röll (9 de diciembre de 2021). "Introducción y descripción técnica del IBM Power E1080" (PDF) .{{cite web}}: CS1 maint: multiple names: authors list (link)
  14. ^ Larabel, Michael (9 de agosto de 2020). "Linux 5.9 ofrece más compatibilidad con IBM POWER10 y una nueva y más rápida interfaz de programación de aplicaciones (ABI) para llamadas al sistema SCV". Phoronix .
  15. ^ ab Prickett Morgan, Timothy (6 de agosto de 2019). "Hablando de alto ancho de banda con el arquitecto POWER10 de IBM". La próxima plataforma .
  16. ^ Patrizio, Andy (18 de agosto de 2020). "IBM detalla el procesador POWER10 de próxima generación". Network World .
  17. ^ "Alias ​​de tipos de datos". IBM . 26 de agosto de 2020.
  18. ^ "El problema con POWER10 no es solo OMI". 8 de septiembre de 2021.
  19. ^ No más gritos del nombre “Poder” (bueno, excepto en nuestro título aquí)