stringtranslate.com

Bandera de paridad

En los procesadores de ordenador, el indicador de paridad indica si el número de bits establecidos es par o impar en la representación binaria del resultado de la última operación. Normalmente es un solo bit en un registro de estado del procesador.

Por ejemplo, supongamos que tenemos una máquina en la que un indicador de paridad establecido indica paridad par. Si el resultado de la última operación fuese 26 (11010 en binario), el indicador de paridad sería 0, ya que el número de bits establecidos es impar . De manera similar, si el resultado fuese 10 (1010 en binario), el indicador de paridad sería 1.

procesadores x86

En los procesadores x86 , el indicador de paridad refleja únicamente la paridad del byte menos significativo del resultado y se establece si el número de bits de unos establecidos es par (en otras palabras, el bit de paridad se establece si la suma de los bits es par). Según el manual 80386 de Intel , el indicador de paridad se cambia en la familia de procesadores x86 mediante las siguientes instrucciones:

En los saltos condicionales, se utiliza el indicador de paridad, donde, por ejemplo, la instrucción JP salta al objetivo dado cuando el indicador de paridad está establecido y la instrucción JNP salta si no está establecido. El indicador también se puede leer directamente con instrucciones como PUSHF, que inserta el registro de indicadores en la pila.

Una razón común para probar el indicador de paridad es verificar un indicador x87-FPU no relacionado. El FPU tiene cuatro indicadores de condición (C0 a C3), pero no se pueden probar directamente y, en su lugar, primero se deben copiar al registro de indicadores. Cuando esto sucede, C0 se coloca en el indicador de acarreo , C2 en el indicador de paridad y C3 en el indicador de cero . [1] El indicador C2 se establece cuando, por ejemplo, se comparan valores de punto flotante incomparables ( NaN o formato no compatible) con las instrucciones FUCOM.

Referencias

  1. ^ "Manual del desarrollador de software de arquitecturas Intel 64 e IA-32, volumen 1: arquitectura básica". Enero de 2011. págs. 97–98.

Véase también