QorIQ / ˈ k ɔːr aɪ k j uː / es una marca de microprocesadores de comunicaciones basados en ARM y Power ISA de NXP Semiconductors (anteriormente Freescale ). Es el paso evolutivo de la plataforma PowerQUICC , y los productos iniciales se construyeron alrededor de uno o más núcleos e500mc y vinieron en cinco plataformas de producto diferentes, P1, P2, P3, P4 y P5, segmentadas por rendimiento y funcionalidad. La plataforma mantiene la compatibilidad del software con productos PowerPC más antiguos , como la plataforma PowerQUICC. En 2012, Freescale anunció ofertas de QorIQ basadas en ARM a partir de 2013. [1]
La marca QorIQ y las familias de productos P1, P2 y P4 se anunciaron en junio de 2008. Los detalles de los productos P3 y P5 se anunciaron en 2010.
Los procesadores de la serie P de QorIQ se fabricaron mediante un proceso de fabricación de 45 nm y estuvieron disponibles a fines de 2008 (P1 y P2), mediados de 2009 (P4) y 2010 (P5).
La serie T de QorIQ se basa en un proceso de 28 nm y tiene un límite de potencia muy agresivo de 30 W. Utilizan el núcleo e6500 con AltiVec y se espera que estén disponibles en 2013.
Las familias QorIQ LS-1 y LS-2 son procesadores basados en ARM que utilizan los núcleos Cortex A7 , Cortex A9 , A15 , A53 y A72 sobre la arquitectura Layerscape independiente de ISA . Están disponibles desde 2013 y están destinados a aplicaciones de infraestructura inalámbrica y de redes de rango bajo y medio. [1]
La arquitectura Layerscape (LS) es la última evolución de la familia QorIQ, en la que las características proporcionadas anteriormente por DPAA (como la compresión) se pueden implementar en software o hardware, dependiendo del chip específico, pero de forma transparente para los programadores de aplicaciones. Se anuncia que LS-1 y LS-2 utilizarán núcleos Cortex A7 , A9 , A15 , A53 y A72 . [1]
La serie inicial LS-1 no incluye ninguna capa de procesamiento acelerado de paquetes, centrándose en un consumo típico de energía de menos de 3W utilizando dos Cortex A7 con ECC para cachés y DDR3/4 a 1000 a 1600 MT/s, controladores duales PCI Express en funcionamiento x1/x2/x4, SD/MMC, SATA 1/2/3, USB 2/3 con PHY integrado y controladores Gigabit Ethernet dTSEC virtualizados. [2]
LS1 significa serie LS1XXX (p. ej., LS1021A, etc.); LS2 significa serie LS2XXX. LS2 significa un nivel de rendimiento superior al de LS1 y no indica una segunda generación. Los dos dígitos del medio del nombre del producto son el número de núcleos; el último dígito distingue los modelos; en la mayoría de los casos, aunque no en todos, un dígito más alto significa un mayor rendimiento. La “A” al final indica el procesador Arm. LX designa la generación FinFET de 16 nm.
La familia LS1 se basa en la arquitectura Layerscape, una arquitectura de red con motor de plano de datos programable. Tanto la familia de procesadores LS1 como la LS2 ofrecen interfaces de periféricos de red y rutas de datos avanzadas y de alto rendimiento . Estas características se requieren con frecuencia para redes, telecomunicaciones/comunicaciones de datos, infraestructura inalámbrica y aplicaciones militares y aeroespaciales.
Freescale Semiconductor Inc. (adquirida por NXP Semiconductors a fines de 2015) anunció una arquitectura de sistema de procesador de red que, según se dice, brinda la flexibilidad y escalabilidad requeridas por los fabricantes de equipos originales (OEM) de infraestructura de red para manejar las tendencias del mercado de dispositivos conectados, conjuntos de datos masivos, seguridad estricta, servicio en tiempo real y patrones de tráfico de red cada vez más impredecibles. [3] [4] [5]
Los procesadores de la serie P de QorIQ se basan en núcleos e500 o e5500. Las series P10xx, P2010 y P2020 se basan en el núcleo e500v2, P204x, P30xx y P40xx en el núcleo e500mc, y P50xx en el núcleo e5500. Las características incluyen caché L1 de datos/instrucciones de 32/32 kB , direccionamiento de memoria física de 36 bits [añadido a la parte superior de la dirección virtual en el contexto del proceso, cada proceso sigue siendo de 32 bits], una unidad de punto flotante de doble precisión está presente en algunos núcleos (no todos) y soporte para virtualización a través de una capa de hipervisor está presente en productos que cuentan con el e500mc o el e5500. Los dispositivos de doble y múltiples núcleos admiten multiprocesamiento simétrico y asimétrico , y pueden ejecutar múltiples sistemas operativos en paralelo.
La serie P1 está diseñada para pasarelas, conmutadores Ethernet, puntos de acceso LAN inalámbricos y aplicaciones de control de propósito general. Es la plataforma de nivel de entrada, que abarca desde dispositivos de 400 a 800 MHz. Está diseñada para reemplazar las plataformas PowerQUICC II Pro y PowerQUICC III . Los chips incluyen, entre otras funciones integradas, controladores Gigabit Ethernet , dos controladores USB 2.0 , un motor de seguridad, un controlador de memoria DDR2 y DDR3 de 32 bits con soporte ECC , controladores DMA duales de cuatro canales , un controlador de host SD / MMC e interfaces de alta velocidad que se pueden configurar como carriles SerDes , interfaces PCIe y SGMII . El chip está empaquetado en paquetes de 689 pines que son compatibles con los pines de los procesadores de la familia P2. [6] [7]
La serie P2 está diseñada para una amplia variedad de aplicaciones en los mercados de redes, telecomunicaciones, militares e industriales. Estará disponible en piezas especiales de alta calidad, con tolerancias de unión de −40 a 125 °C , especialmente adecuadas para entornos exteriores exigentes. Es la plataforma de nivel medio, con dispositivos que van desde 800 MHz hasta 1,2 GHz. Está diseñada para reemplazar las plataformas PowerQUICC II Pro y PowerQUICC III . Los chips incluyen, entre otras funciones integradas, una caché L2 de 512 kB, un motor de seguridad, tres controladores Gigabit Ethernet , un controlador USB 2.0 , un controlador de memoria DDR2 y DDR3 de 64 bits con soporte ECC , controladores DMA duales de cuatro canales , un controlador de host SD / MMC y carriles SerDes de alta velocidad que se pueden configurar como tres interfaces PCIe , dos interfaces RapidIO y dos interfaces SGMII . Los chips están empaquetados en paquetes de 689 pines que son compatibles con los pines de los procesadores de la familia P1. [6] [8]
La serie P3 es una plataforma de red de rendimiento medio, diseñada para conmutación y enrutamiento . La familia P3 ofrece una plataforma multinúcleo, con soporte para hasta cuatro núcleos e500mc a frecuencias de hasta 1,5 GHz en el mismo chip, conectados por la estructura de coherencia CoreNet. Los chips incluyen, entre otras funciones integradas, cachés L3 integrados , controlador de memoria, múltiples dispositivos de E/S como DUART , GPIO y USB 2.0 , motores de seguridad y cifrado, un gestor de colas que programa eventos en el chip y una red de alta velocidad en el chip basada en SerDes configurable como múltiples interfaces Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO o PCIe. [9]
Los procesadores de la familia P3 comparten el mismo paquete físico con los procesadores P4 y P5 y también son compatibles con versiones anteriores de software. Los procesadores P3 tienen controladores de memoria DDR3 de 64 bits a 1,3 GHz, 18 líneas SerDes para redes, aceleradores de hardware para el manejo y programación de paquetes, expresiones regulares, RAID, seguridad, criptografía y RapidIO.
Los núcleos están respaldados por un hipervisor de hardware y pueden ejecutarse en modo simétrico o asimétrico, lo que significa que los núcleos pueden ejecutar y arrancar sistemas operativos juntos o por separado, restableciendo y particionando núcleos y rutas de datos de forma independiente sin perturbar otros sistemas operativos y aplicaciones.
La serie P4 es una plataforma de redes de alto rendimiento diseñada para redes troncales y conmutación y enrutamiento a nivel empresarial . La familia P4 ofrece una plataforma multinúcleo extrema, con soporte para hasta ocho núcleos e500mc a frecuencias de hasta 1,5 GHz en el mismo chip, conectados por la estructura de coherencia CoreNet. Los chips incluyen, entre otras funciones integradas, cachés L3 integrados , controladores de memoria, múltiples dispositivos de E/S como DUART , GPIO y USB 2.0 , motores de seguridad y cifrado, un gestor de colas que programa eventos en el chip y una red de alta velocidad en el chip basada en SerDes configurable como múltiples interfaces Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO o PCIe.
Los núcleos están respaldados por un hipervisor de hardware y pueden ejecutarse en modo simétrico o asimétrico, lo que significa que los núcleos pueden ejecutar y arrancar sistemas operativos juntos o por separado, restableciendo y particionando núcleos y rutas de datos de forma independiente sin perturbar otros sistemas operativos y aplicaciones.
Para ayudar a los desarrolladores de software y diseñadores de sistemas a comenzar a utilizar el QorIQ P4080, Freescale trabajó con Virtutech para crear una plataforma virtual para el P4080 que se puede utilizar antes de que esté disponible el silicio para desarrollar, probar y depurar software para el chip. Actualmente, el simulador solo es para el P4080, no para los otros chips anunciados en 2008. [11]
Gracias a su conjunto completo de motores de red, este procesador puede utilizarse para sistemas de telecomunicaciones (LTE eNodeB, EPC, WCDMA, BTS), por lo que Freescale y 6WIND trasladaron el software de procesamiento de paquetes de 6WIND al P4080. [12]
La serie P5 se basa en el núcleo e5500 de 64 bits de alto rendimiento que escala hasta 2,5 GHz y permite numerosas unidades de procesamiento de aplicaciones auxiliares, así como el funcionamiento de múltiples núcleos a través de la estructura CoreNet . Los procesadores de la serie P5 comparten el mismo paquete físico y también son compatibles con versiones anteriores de software de P3 y P4. Los procesadores P5 tienen controladores de memoria DDR3 de 64 bits a 1,3 GHz, 18 líneas SerDes para redes, aceleradores de hardware para el manejo y programación de paquetes, expresiones regulares, RAID, seguridad, criptografía y RapidIO.
Introducido en junio de 2010, las muestras estarán disponibles a finales de 2010 y se espera que la producción completa esté en 2011.
Las aplicaciones varían desde infraestructura de plano de control de redes de alta gama, redes de almacenamiento de alta gama y dispositivos militares e industriales complejos.
En febrero de 2011, Freescale presentó la plataforma QorIQ Qonverge , que es una serie de procesadores SoC CPU y DSP combinados destinados a aplicaciones de infraestructura inalámbrica. [13] Los chips de la familia PSC913x utilizan una CPU basada en un núcleo e500 y los DSP StarCore SC3850 estarán disponibles en 2011, y se fabrican en un proceso de 45 nm, con piezas de 28 nm basadas en núcleos e6500 y CS3900 disponibles en 2012 llamadas P4xxx.
Los procesadores QorIQ Advanced Multiprocessing, serie AMP , se basan en el núcleo e6500 de 64 bits multiproceso con unidades de procesamiento SIMD AltiVec integradas , excepto la familia T1 de gama más baja que utiliza el núcleo e5500 más antiguo. Los productos abarcarán desde versiones de un solo núcleo hasta piezas con 12 núcleos o más con frecuencias que llegarán hasta los 2,5 GHz. Los procesos se dividirán en cinco clases según el rendimiento y las características, denominadas T1 a T5, y se fabricarán en un proceso de 28 nm a partir de 2012. [14]
La familia T4 utiliza el núcleo e6500 de 64 bits de doble subproceso.
La familia T2 utiliza el núcleo e6500 de 64 bits de doble subproceso.
La familia T1 utiliza el núcleo de un solo subproceso e5500 de 64 bits a 1,2 a 1,5 GHz con 256 kB de caché L2 por núcleo y 256 kB de caché CoreNet L3 compartida.
Los productos QorIQ plantean nuevos desafíos para diseñar algunos planos de control de sistemas de telecomunicaciones y su plano de datos . Por ejemplo, cuando se utilizan 4 u 8 núcleos, como el P4080, para lograr millones de procesamiento de paquetes por segundo, el sistema no se escala con una pila de software regular porque tantos núcleos requieren un diseño de sistema diferente. [17] Para restaurar la simplicidad y aún así obtener el más alto nivel de rendimiento, los sistemas de telecomunicaciones se basan en una segregación de los núcleos. Algunos núcleos se utilizan para el plano de control, mientras que otros se utilizan para un plano de datos rediseñado basado en una ruta rápida.
Freescale se ha asociado con la empresa de redes 6WIND para proporcionar a los desarrolladores de software una solución de procesamiento de paquetes comerciales de alto rendimiento para la plataforma QorIQ. [18]