QorIQ / ˈ k ɔːr aɪ k j uː / es una marca de microprocesadores de comunicaciones basados en ARM y Power ISA de NXP Semiconductors (anteriormente Freescale ). Es el paso evolutivo de la plataforma PowerQUICC , y los productos iniciales se crearon alrededor de uno o más núcleos e500mc y se presentaron en cinco plataformas de productos diferentes, P1, P2, P3, P4 y P5, segmentadas por rendimiento y funcionalidad. La plataforma mantiene la compatibilidad de software con productos PowerPC más antiguos , como la plataforma PowerQUICC. En 2012, Freescale anunció ofertas QorIQ basadas en ARM a partir de 2013. [1]
La marca QorIQ y las familias de productos P1, P2 y P4 se anunciaron en junio de 2008. Los detalles de los productos P3 y P5 se anunciaron en 2010.
Los procesadores QorIQ Serie P se fabricaron mediante un proceso de fabricación de 45 nm y estuvieron disponibles a finales de 2008 (P1 y P2), mediados de 2009 (P4) y 2010 (P5).
La serie QorIQ T se basa en un proceso de 28 nm y está impulsando un objetivo de envolvente de potencia muy agresivo, con un límite de 30 W. Estos utilizan el núcleo e6500 con AltiVec y se espera que se envíen en 2013.
Las familias QorIQ LS-1 y LS-2 son procesadores basados en ARM que utilizan los núcleos Cortex A7 , Cortex A9 , A15 , A53 y A72 en la arquitectura Layerscape independiente de ISA . Están disponibles desde 2013 y apuntan a aplicaciones de infraestructura inalámbrica y de redes de rango bajo y medio. [1]
La arquitectura Layerscape (LS) es la última evolución de la familia QorIQ, en el sentido de que las características proporcionadas anteriormente por DPAA (como la compresión) pueden implementarse en software o hardware, según el chip específico, pero de forma transparente para los programadores de aplicaciones. Se anuncia que LS-1 y LS-2 utilizarán núcleos Cortex A7 , A9 , A15 , A53 y A72 . [1]
La serie LS-1 inicial no incluye ninguna capa de procesamiento de paquetes acelerado, centrándose en el consumo de energía típico de menos de 3 W utilizando dos Cortex A7 con ECC para cachés y DDR3/4 de 1000 a 1600 MT/s, controladores PCI Express duales en x1. Operación /x2/x4, SD/MMC, SATA 1/2/3, USB 2/3 con PHY integrado y controladores dTSEC Gigabit Ethernet virtualizados. [2]
LS1 significa serie LS1XXX (por ejemplo, LS1021A, etc.); LS2 significa serie LS2XXX. LS2 significa un nivel de rendimiento más alto que LS1 y no indica una segunda generación. Los dos dígitos del medio del nombre del producto son el recuento de núcleos; el último dígito distingue los modelos; en la mayoría de los casos, aunque no en todos, un dígito más alto significa un mayor rendimiento. La “A” al final indica el procesador Arm. LX designa la generación FinFET de 16 nm .
La familia LS1 se basa en la arquitectura Layerscape, que es una arquitectura de red de motor de plano de datos programable . Tanto la familia de procesadores LS1 como la LS2 ofrecen interfaces periféricas de red y ruta de datos avanzadas y de alto rendimiento . Estas funciones se requieren con frecuencia para aplicaciones de redes, telecomunicaciones/datos, infraestructura inalámbrica y aplicaciones militares y aeroespaciales.
Freescale Semiconductor Inc. (adquirida por NXP Semiconductors a finales de 2015) anunció una arquitectura de sistema de procesador de red que ofrece la flexibilidad y escalabilidad requeridas por los OEM de infraestructura de red para manejar las tendencias del mercado de dispositivos conectados, conjuntos de datos masivos, seguridad estricta y servicio en tiempo real. y patrones de tráfico de red cada vez más impredecibles. [3] [4] [5]
Los procesadores QorIQ Serie P se basan en núcleos e500 o e5500. Las series P10xx, P2010 y P2020 se basan en el núcleo e500v2, P204x, P30xx y P40xx en el núcleo e500mc y P50xx en el núcleo e5500. Las características incluyen caché L1 de datos/instrucciones de 32/32 kB , direccionamiento de memoria física de 36 bits [agregado a la parte superior de la dirección virtual en el contexto del proceso, cada proceso sigue siendo de 32 bits], una unidad de punto flotante de doble precisión está presente en algunos núcleos (no todos) y la compatibilidad con la virtualización a través de una capa de hipervisor está presente en los productos que incluyen el e500mc o el e5500. Los dispositivos duales y multinúcleo admiten multiprocesamiento simétrico y asimétrico y pueden ejecutar múltiples sistemas operativos en paralelo.
La serie P1 está diseñada para puertas de enlace, conmutadores Ethernet, puntos de acceso a LAN inalámbrica y aplicaciones de control de uso general. Es la plataforma de nivel de entrada, que abarca desde dispositivos de 400 a 800 MHz. Está diseñado para reemplazar las plataformas PowerQUICC II Pro y PowerQUICC III . Los chips incluyen, entre otras funciones integradas, controladores Gigabit Ethernet , dos controladores USB 2.0 , un motor de seguridad, un controlador de memoria DDR2 y DDR3 de 32 bits con soporte ECC , controladores DMA duales de cuatro canales , un controlador host SD / MMC y alta velocidad. Interfaces que se pueden configurar como carriles SerDes , interfaces PCIe y SGMII . El chip está empaquetado en paquetes de 689 pines que son compatibles con los procesadores de la familia P2. [6] [7]
La serie P2 está diseñada para una amplia variedad de aplicaciones en los mercados de redes, telecomunicaciones, militar e industrial. Estará disponible en piezas especiales de alta calidad, con tolerancias de unión de -40 a 125 °C , especialmente adecuadas para entornos exteriores exigentes. Es la plataforma de nivel medio, con dispositivos que van desde 800 MHz hasta 1,2 GHz. Está diseñado para reemplazar las plataformas PowerQUICC II Pro y PowerQUICC III . Los chips incluyen, entre otras funciones integradas, una caché L2 de 512 kB, un motor de seguridad, tres controladores Gigabit Ethernet , un controlador USB 2.0 , un controlador de memoria DDR2 y DDR3 de 64 bits con soporte ECC , controladores DMA duales de cuatro canales , un Controlador de host SD / MMC y carriles SerDes de alta velocidad que se pueden configurar como tres interfaces PCIe , dos interfaces RapidIO y dos interfaces SGMII . Los chips están empaquetados en paquetes de 689 pines que son compatibles con los procesadores de la familia P1. [6] [8]
La serie P3 es una plataforma de redes de rendimiento medio, diseñada para conmutación y enrutamiento . La familia P3 ofrece una plataforma multinúcleo, con soporte para hasta cuatro núcleos e500mc en frecuencias de hasta 1,5 GHz en el mismo chip, conectados mediante el tejido de coherencia CoreNet. Los chips incluyen, entre otras funciones integradas, cachés L3 integradas , controlador de memoria, múltiples dispositivos de E/S como DUART , GPIO y USB 2.0 , motores de seguridad y cifrado, un administrador de colas que programa eventos en el chip y un SerDes basado en el chip. Red de alta velocidad configurable como múltiples interfaces Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO o PCIe. [9]
Los procesadores de la familia P3 comparten el mismo paquete físico y también son compatibles con versiones anteriores de software con P4 y P5. Los procesadores P3 tienen controladores de memoria DDR3 de 64 bits a 1,3 GHz, 18 carriles SerDes para redes, aceleradores de hardware para manejo y programación de paquetes, expresiones regulares, RAID, seguridad, criptografía y RapidIO.
Los núcleos están respaldados por un hipervisor de hardware y pueden ejecutarse en modo simétrico o asimétrico, lo que significa que los núcleos pueden ejecutar e iniciar sistemas operativos juntos o por separado, restableciendo y particionando núcleos y rutas de datos de forma independiente sin alterar otros sistemas operativos y aplicaciones.
La serie P4 es una plataforma de red de alto rendimiento, diseñada para redes troncales y conmutación y enrutamiento a nivel empresarial . La familia P4 ofrece una plataforma multinúcleo extrema, con soporte para hasta ocho núcleos e500mc en frecuencias de hasta 1,5 GHz en el mismo chip, conectados mediante el tejido de coherencia CoreNet. Los chips incluyen, entre otras funciones integradas, cachés L3 integradas , controladores de memoria, múltiples dispositivos de E/S como DUART , GPIO y USB 2.0 , motores de seguridad y cifrado, un administrador de colas que programa eventos en el chip y un SerDes basado en el chip. Red de alta velocidad configurable como múltiples interfaces Gigabit Ethernet, 10 Gigabit Ethernet , RapidIO o PCIe.
Los núcleos están respaldados por un hipervisor de hardware y pueden ejecutarse en modo simétrico o asimétrico, lo que significa que los núcleos pueden ejecutar e iniciar sistemas operativos juntos o por separado, restableciendo y particionando núcleos y rutas de datos de forma independiente sin alterar otros sistemas operativos y aplicaciones.
Para ayudar a los desarrolladores de software y diseñadores de sistemas a comenzar con el QorIQ P4080, Freescale trabajó con Virtutech para crear una plataforma virtual para el P4080 que pueda usarse antes de la disponibilidad del silicio para desarrollar, probar y depurar software para el chip. Actualmente, el simulador es sólo para el P4080, no para los otros chips anunciados en 2008. [11]
Debido a su conjunto completo de motores de red, este procesador se puede utilizar para sistemas de telecomunicaciones (LTE eNodeB, EPC, WCDMA, BTS), por lo que Freescale y 6WIND trasladaron el software de procesamiento de paquetes de 6WIND al P4080. [12]
La serie P5 se basa en el núcleo e5500 de 64 bits de alto rendimiento que escala hasta 2,5 GHz y permite numerosas unidades de procesamiento de aplicaciones auxiliares, así como operación de múltiples núcleos a través de la estructura CoreNet . Los procesadores de la serie P5 comparten el mismo paquete físico y también son compatibles con versiones anteriores de software con P3 y P4. Los procesadores P5 tienen controladores de memoria DDR3 de 64 bits a 1,3 GHz, 18 carriles SerDes para redes, aceleradores de hardware para manejo y programación de paquetes, expresiones regulares, RAID, seguridad, criptografía y RapidIO.
Introducido en junio de 2010, las muestras estarán disponibles a finales de 2010 y se espera que la producción total esté prevista para 2011.
Las aplicaciones van desde infraestructura de plano de control de redes de alta gama, redes de almacenamiento de alta gama y dispositivos militares e industriales complejos.
En febrero de 2011, Freescale presentó la plataforma QorIQ Qonverge , que es una serie de procesadores SoC CPU y DSP combinados destinados a aplicaciones de infraestructura inalámbrica. [13] Los chips de la familia PSC913x utilizan una CPU basada en núcleos e500 y los DSP StarCore SC3850 estarán disponibles en 2011, y se fabrican en un proceso de 45 nm, con piezas de 28 nm basadas en núcleos e6500 y CS3900 disponibles en 2012 llamadas P4xxx.
Todos los procesadores QorIQ Advanced Multiprocessing, serie AMP , se basan en el núcleo e6500 de 64 bits multiproceso con unidades de procesamiento AltiVec SIMD integradas , excepto la familia T1 de gama más baja que utiliza el núcleo e5500 más antiguo. Los productos abarcarán desde versiones de un solo núcleo hasta piezas con 12 núcleos o más con frecuencias que van hasta 2,5 GHz. Los procesos se dividirán en cinco clases según su rendimiento y características, denominadas T1 a T5, y se fabricarán en un proceso de 28 nm a partir de 2012. [14]
La familia T4 utiliza el núcleo de doble subproceso e6500 de 64 bits.
La familia T2 utiliza el núcleo de doble subproceso e6500 de 64 bits.
La familia T1 utiliza el núcleo de un solo subproceso e5500 de 64 bits de 1,2 a 1,5 GHz con caché L2 de 256 kB por núcleo y caché CoreNet L3 compartido de 256 kB.
Los productos QorIQ traen algunos nuevos desafíos para diseñar algunos planos de control de sistemas de telecomunicaciones y su plano de datos . Por ejemplo, cuando se utilizan 4 u 8 núcleos, como el P4080, para lograr millones de procesamiento de paquetes por segundo, el sistema no escala con la pila de software normal porque muchos núcleos requieren un diseño de sistema diferente. [17] Para restaurar la simplicidad y seguir obteniendo el más alto nivel de rendimiento, los sistemas de telecomunicaciones se basan en una segregación de los núcleos. Algunos núcleos se utilizan para el plano de control, mientras que otros se utilizan para un plano de datos rediseñado basado en una ruta rápida.
Freescale se ha asociado con la empresa de redes 6WIND para proporcionar a los desarrolladores de software una solución de procesamiento de paquetes comerciales de alto rendimiento para la plataforma QorIQ. [18]