El R4200 es un microprocesador diseñado por MIPS Technologies, Inc. (MTI) que implementó la arquitectura de conjunto de instrucciones (ISA) MIPS III . También se lo conocía como VRX durante su desarrollo. El microprocesador fue licenciado a NEC , y la empresa lo fabricó y comercializó como VR4200. El primer VR4200, un componente de 80 MHz , se presentó en 1993. Un componente más rápido de 100 MHz estuvo disponible en 1994.
El R4200 fue pensado al menos en parte para su uso en computadoras Windows NT de bajo consumo , como computadoras personales y portátiles, [1] : 468 supuestamente ofrecía "rendimiento de procesador Pentium a una décima parte del precio", habiendo apuntado inicialmente a ofrecer el doble de rendimiento de un procesador Intel 486DX2 de 66 MHz. Los resultados de referencia SPECint informados ubicaron el rendimiento entero del microprocesador en alrededor del 85% de un microprocesador Pentium de variante P5 , con un rendimiento de punto flotante de aproximadamente la mitad del Pentium. Se esperaba que se usara en la "nueva máquina de Nintendo prevista para 1995", [1] la variante R4300i se usó en la consola de videojuegos Nintendo 64 muy popular y en la placa arcade Hyper Neo Geo 64 de SNK . El R4200 finalmente no vio ningún uso en computadoras personales y fue reposicionado como un microprocesador integrado que competía con el R4600 .
El R4200 es un diseño escalar con una tubería RISC clásica de cinco etapas . Una característica notable es el uso de la ruta de datos de enteros para realizar operaciones aritméticas en la porción de mantisa de un número de punto flotante . Se utilizó una ruta de datos separada para el exponente. Este esquema redujo el costo al reducir la cantidad de transistores , el tamaño del chip y el consumo de energía. También afectó negativamente al rendimiento del punto flotante , pero las aplicaciones previstas del R4200 no requerían un alto rendimiento del punto flotante.
El R4200 tiene una caché de instrucciones de 16 kB y una caché de datos de 8 kB. Ambas cachés están mapeadas directamente . La caché de instrucciones tiene un tamaño de línea de 32 bytes, mientras que la caché de datos tiene un tamaño de línea de 16 bytes. La caché de datos utiliza el protocolo de escritura diferida .
El R4200 tiene un buffer de traducción de 32 entradas (TLB) para datos y un TLB de 4 entradas para instrucciones. Se admite una dirección física de 33 bits. El bus del sistema tiene 64 bits de ancho y funciona a la mitad de la frecuencia del reloj interno.
El R4200 contenía 1,3 millones de transistores y tenía un área de 81 mm2 . NEC fabricó el R4200 en un proceso CMOS de 600 nm con tres niveles de interconexión. Estaba empaquetado en una matriz de rejilla de pines cerámicos de 179 pines que era compatible con el R4x00PC y el R4600 , o en un paquete plano cuádruple de plástico (PQFP) de 208 pines . Utilizaba una fuente de alimentación de 3,3 V, que disipaba 1,8 W normalmente y un máximo de 2 W a 80 MHz.
En comparación con el Pentium, las clasificaciones SPECint tenían al Pentium en 64,5 y al R4200 en 55. Las clasificaciones SPECfp tenían al Pentium en 56 frente a 30 del R4200. [2]
El R4300i es un derivado del R4200 diseñado por MTI para aplicaciones integradas, anunciado el 17 de abril de 1995. [3] Se diferencia del R4200 en que presenta un multiplicador de enteros mejorado con una latencia menor y un bus de sistema de 32 bits reducido para reducir el coste. El chip tenía un área de 45 mm2 y se fabricó en un proceso de 350 nm . Al emplear líneas de datos y direcciones multiplexadas, se podía empaquetar en un PQFP de 120 pines de bajo coste. Utiliza una fuente de alimentación de 3,3 V y disipa 1,5 W funcionando a 40 MHz (80 MHz internamente), [4] 1,8 W a 100 MHz y 2,2 W a 133 MHz.
El R4300i fue licenciado a NEC y Toshiba , y fue comercializado por esas compañías como VR4300 o TX4300, respectivamente. Ambas compañías ofrecieron versiones de 100 y 133 MHz. NEC desarrolló un derivado del VR4300 para la consola de juegos Nintendo 64 , con una velocidad de reloj de 93,75 MHz y etiquetado como NUS-CPU. Aunque las placas de desarrollo para Nintendo 64 usaban CPU VR4300 de NEC de serie, se ha descubierto que la CPU final no era compatible con los pines. Este uso singular de una implementación MIPS produjo regalías significativas para MTI, ventas para NEC e hizo de MIPS la ISA RISC de 32/64 bits mixta de mayor volumen en 1997. [ cita requerida ]
NEC produjo otros dos derivados del R4300 para el mercado integrado general, el VR4305 y el VR4310, anunciados el 20 de enero de 1998. [5] El VR4310 estaba disponible a 100, 133 o 167 MHz. Se fabricó en un proceso de 250 nm y se empaquetó en un PQFP de 120 pines.